第二章、微处理器 演示文稿.ppt

第二章、8086微处理器 徐承彬 （3）存储器中的物理地址和逻辑地址的产生 物理地址即为实际地址，也称绝对地址。 逻辑地址：在分段存储器中，任何一个逻辑地址是由段基址和偏移地址两部分组成。 表示为： 它们都是无符号的16位二进制数。 物理地址的形成 注：在编程中一般使用逻辑地址一个实际地址可以用不同的逻辑地址表示 例如：(CS)=D200H, (IP)=2E00H 则物理地址=D2000+2E00 =D4E00H 逻辑地址为：D200H:2E00H 若：逻辑地址为：D140H:3A00H 则物理地址=D4E00H （4）编程时段基址和偏移地址的规定 程序放在代码段中，段基址来源于段寄存器CS，偏移量来源于指令指针IP 中。 堆栈操作时，段基址在SS中，偏移量在SP中。 对于操作数，由DS或ES提供段基址，偏移量由寻址方式决定。 CS、DS、SS和其他寄存器组合指向存储单元的示意图 ： 基本的总线周期：由4个T状态组成。 T1：输出访问存储器或I/0端口的地址信号及ALE、I0/M信号。 T2：发RD、或相应的DT/R、DEN。 T3、T4：采样数据线,读、写数据。 每条指令都有自己固定的时序。 带有TW周期的时序 当一些慢速设备在T3期间未准备好数据的读写时，则在T3与T4之间插入TW周期。 即T3前沿下降沿采样ready信号。若ready=0，即插入TW周期，每个TW的前沿继续采样ready；若仍为0，则继续插入TW，直到ready=1，才进入T4周期。 8086CPU的引脚信号 8086CPU采用双列直插式的封装形式，具有40条引脚。它采用分时复用的地址/数据总线，所以有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。 各引脚信号： ① GND、VＣＣ 地和电源 ② AD15～AD0 地址/数据复用 ③ A19/S6～A16/S3 地址/状态复用 ④ BHE＃/S7 高8位数据总线允许/状态复用 ⑤ NMI 非屏蔽中断输入 ⑥ INTR 可屏蔽中断请求信号输入 ⑦ RD＃ 读信号输出 ⑧ CLK 时钟输入 ⑨ RESET 复位信号输入 ⑩ READY “准备好”信号输入 ⑾ TEST＃ 测试信号输入 ⑿ MN/MX＃ 最小和最大模式控制输入  最小模式 引脚信号： ① INTA＃ 中断响应信号输出 ② ALE 地址锁存允许信号输出 ③ DEN＃ 数据允许信号 ④ DT/R＃ 数据收发信号输出 ⑤ M/IO＃ 存储器/输入输出控制信号输出 ⑥ WR＃ 写信号输出 ⑦ HOLD 总线保持请求信号输入 ⑧ HLDA 总线保持响应信号输出 4. 最大模式 8086在最大模式下的典型配置 系统的复位和启动操作 8086CPU中断系统 8086有三类中断： 软件中断 由指令的执行所引起的中断 硬件中断 由外部（主要是外设）的请求所引起的中断。 不可屏蔽中断 8086系统的中断向量和中断向量表 中断向量是中断处理子程序的入口地址 3、 8086的引脚功能 二、8086的 两种组态 最小工作模式 最大工作模式 在系统中只有一个微处理器 两个或多个微处理器 （主处理器、协处理器） 引脚信号： ① QS1、QS0 指令队列状态信号输出 ② S2#、S1#、S0# 总线周期状态信号输出 ③ LOCK#(lock) 总线封锁信号输出 ④ RQ#/GT1#、RQ#/GT0# 总线请求信号输入、总线授权信号输出 F F F F 0 第二章结束 * 一、微型计算机的组成及工作原理 1、微型计算机的基本结构 ALU 累加器 指令寄存器IR 指令译码器ID 控制部件 PLA 寄存器组 程序计数器PC 地址寄存器AR 数据寄存器 DR 存储器 地 址 译 码 器 AD 8086是Intel系列的16位微处理器，是80x86系列微机发展的基础。它所具有的主要特性如下： 1）制造工艺：采用具有高速运算性能的HMOS工艺制成。2）芯片集成度：芯片上集成有2.9万个晶体管，用单一的+5V电源和40条引脚的双列直插式封装。 3）时钟频率：5～10MHz，最快的指令执行时间0.4μs。4）字长：16位8088为准16位。 5）总线使用方式：数据、地址总线分时复用。 6）内存容量：20位地址可寻址1MB。 7）端口地址：16位I/O地址可寻址64KB个端口。 8）中断功能：可处理内部软件中断和外部硬件中断，中断源可多达256个。 8086微处理器简介 二、8086的功能结构 二、8086的功能结构 1、8086CPU从功 能上可分为两部分