AC耦合电容.docVIP

AC耦合电容 1 RC串联电路的阶跃响应 图1 RC一阶电路 如图1所示，是由RC组成的高通一阶滤波电路，在t＝0＋时刻开关合上，即给RC电路一个阶跃激励，0＋时刻电容C上的电压为0，即没有积累电荷，求R上的响应电压。 为简化起见，对本电路运用复频域分析法，R上的电压为R和C共同分压的结果，得到电阻R电压复频域象函数UR（s）如下所示： 进行s域到时域的拉普拉斯反变换，得到电阻上电压的时域解UR（t）为： 从结果可以看出：在t＝0＋时刻开关合上的时刻，电容C相当于短路，R上的电压为VDC，然后随着电容C的充电，R上的电压呈指数级别降低，当时间趋于无穷大的时候，C被VDC完全充电，其上的电压趋近VDC，R上的电压趋近0。 2 交流耦合传输通道特性分析 经过1节中的分析，可以发现，在高速互连传输系统中，在一段时间内，如果驱动器驱动到线路上为同一码型，则在这段时间内，高速互连通道的特性与1节中的完全一致，图1的C相当于图2中的AC耦合电容，R相当于接收器的50ohm终端匹配电阻，图中没有画出，同一码型持续的时间段中，接收器上接收到的电压呈指数级别降低，时间越长，电压降低越多。 如图2、图3所示，假设驱动器发送连“1”码比特流到线路上，随着时间的延续，接收器接收到的电压会逐渐降低，即图2中的LF Droop（低频衰减，因为RC电路具有高通滤波特性，所以电路的低频分量衰减较大），时间越长，LF Droop越大，一旦码型发生变化后，比如图2、3中改变为“0”码，接收器上的电压会迅速降低并反相，因为LF Droop的影响，电压降低的起点会比理想位置低，导致从“1”码到“0”码的变化边沿时刻会比理想位置有所提前，这个与理想位置的偏移量就是由AC耦合所带来的PDJ。显然，高通滤波RC电路的3dB转折频率点越低，即RC常数越大，低频分量通过得越多，LF Droop越小，PDJ就越小，因为R的值固定，所以C越大，PDJ越小，选择较大的C对抑制PDJ有利。 图2 AC耦合引起的PDJ 图3 AC耦合引起的码型相关抖动 图4 PDJ估算相似三角形 下面结合图3、图4，对PDJ进行数学推导，给出解析公式，并对其值进行估计。对于差分对中的两个信号，以共同的共模电压为中心，大小相等，相位相反，从图5中可以看出，PDJ与差分对线上的共模电压大小没有关系，而与信号变化的幅度VPP（即差模电压）有关，又因为差分对的正、负相是完全对称的，所以只需对差分对的其中一个信号进行分析即可。 如图2所示，设差分对驱动器的单端输出信号摆幅为VPP，信号周期为TUI，20％～80%的信号上升时间为TR，连续不变码长度为N Bits，由连续不变码引起的电压跌落为ΔV，引起的信号边缘偏移（也就是PDJ）为TJ。设接收端上的初始电压（也就是加在R上的初始电压）为“1”码和“0”码电平的中间值0.5VPP，根据2节中分析的结果，经过N Bits的连续不变码的传送时间后，R上电压为： R上的电压跌落ΔV为： 我们需要求解的是TJ的值，现在已经知道ΔV的值，显然，如果能找到两者间的关系，TJ的值就迎刃而解了。将图5中的信号边缘偏移图示进行局部放大研究，如图3所示，可以看出，由20％～80％的Tr、0.6VPP和信号上升沿组成的直角三角形与TJ、ΔV和信号下降沿组成的直角三角形为相似形，于是有： 根据上式就可以计算出TJ的值，TR值可以从驱动器的数据手册中查到，一定要注意是20％～80％的上升时间，如果没有找到TR的值，可以用下式进行估算： BW为所传输信号的带宽，在一阶系统中，BW的典型值为60％～100％的数据速率。在实际应用中，如果仅仅是对TJ进行预估，建议BW取中间值，即80％的数据速率，于是： N为最多的连续不变码的个数，与通道承载的信号类型有关；TUI是信号的单位周期；R一般为50ohm；C的值可以灵活选取，C的大小就决定了TJ的大小。 TJ的计算式可以最终简化为： （﹡） TJ对单位周期TUI的比值为： （﹡﹡） 3 交流耦合电容的选取 从2节中的分析我们可以知道：随着连续不变NRZ码的长度N增加或交流耦合电容C值减小，系统的码型相关抖动PDJ会变大。如对于连续不变NRZ码的长度为20的3.125GBPS的数据信号，周期TUI为320pS，20％～80％的上升时间TR为150pS，R为50ohm，则PDJ的计算公式变为： 则对于不同的C，码型相关抖动为： 电容值 抖动 抖动与单位周期比 性能 100pF 90pS 28% 不能接受 1nF 15pS 5% 好 10nF 1.6pS 1% 很好 100nF 0.2pS ≈0 极好 从抑制抖动的观点来看，交流耦合电容C越大，传输通道的PDJ越小，系统