EDA课程设计---简易计算器设计.docVIP

唐 山 学 院 EDA技术 课 程 设 计 题 目 简易计算器设计 系 (部) 信息工程系一、设计题目、内容及要求 设计题目： 内容及要求： 1）基本设计内容1：设计简易通用型计算器，完成对数据通路的架构，控制模块和运算器模块的设计，可进行加减乘除的基本运算。 （2）基本设计内容2：加入动态数码管显示驱动 （3）进阶设计内容：对矩阵键盘的驱动，得到矩阵键盘的扫描码和去抖动后的过滤码 （4）进阶设计内容：实现二进制转BCD码模块的设计，以显示十进制运算 （5）进阶设计内容：实现FSMD的总体架构，并对其FSM的设计。 设计要求： （1）根据任务要求确定电路各功能模块； （2）写出设计程序； （3）分析时序仿真结果； （4）提交设计总结。 二、设计原始资料 QuartusⅡ软件；EDA实验箱；计算机一台； 三、要求的设计成果（课程设计说明书、设计实物、图纸等） 课程设计说明书1份，不少于2000字，应包含设计原理分析、相关软件介绍、仿真波形分析，实验箱下载验证等。 四、进程安排 周1-周3： 查阅资料，上机编写并调试设计程序； 周4：整理、撰写说明书潘松黄继业EDA技术实用教程》（第二版）科学出版社，2005.2 1 引言 1 2 设计题目内容及要求 3 2.1设计题目：简易计算器的设计 3 2.2内容及要求 3 2.3设计原理 3 2.3.1 FSM模块 3 2.3.2 Filter模块 4 2.3.3 ALU模块 5 2.3.4 OP模块 5 2.3.5扫描键盘模块 6 2.3.6电路全模块连接图 7 3电路仿真 8 3.1仿真原件Quartus II的简介 8 3.1.1 Quartus II功能 8 3.1.2 Quartus II的其他特性 9 3.1.3 Quartus II的操作页面 9 3.2电路总体电路图 12 3.3仿真波形 13 4 设计总结 14 参考文献 15 1 引言 FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，但是功耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 集成电路设计（特别是超大规模集成电路的计算机辅助设计）的电子设计自动化领域中，Verilog是一种硬件描述语言，可以用它来对电子系统进行描述。Verilog是电气电子工程师学会（IEEE）标准之一。Verilog能够在多种抽象级别对数字逻辑系统进行描述：既可以在晶体管级、逻辑门级进行描述，也可以在寄存器传输级对电路信号在寄存器之间的传输情况进行描述.除了对电路的逻辑功能进行描述，Verilog代码还能够被用于逻辑仿真、逻辑综合，其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表，从而方便在现场可编程逻辑门阵列上实现硬件电路，或者让硬件厂商制造具体的专用集成电路。设计人员还可以利用Verilog的扩展部分Verilog-AMS进行模拟电路和混合信号集成电路的设计。 VHDL是由美国国防部主持研发的硬件描述语言，成为了第一个成为电气电子工程师学会标准的硬件描述语言，美国政府相关的项目都是基于VHDL；而Verilog由民间商业公司的私有产品发展为IEEE标准的，因此在商用领域的市场