微机原理第4章8041824189.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微机原理第4章8041824189

表4-11 CPU 20条地址线接法(部分译码法) 表4-5 2816A的工作方式 表4-6 2817A的工作方式 2816/2816A在引脚上与2716/6116兼容,引脚数为24脚。2816在单一+5?V电源下边擦除边写入,由于写入时间较长,既可以在6116 RAM插座上用数据传送方式写入,又可以在2716 EPROM的编程器插座上用写入2716的方式写入。写完后可直接取代2716 EPROM。 Intel 2864A是8K×8位E2PROM芯片,读出时间为200~350ns,字节编程写入时间为10~20ns,维持电流为60mA。其引脚图和操作方式分别如图4-23和表4-7所示。Intel 2864A使用28脚双列直插封装,有地址线13条、数据线8条、控制线及电源线5条、2条空脚。 图4-23 Intel 2864A的引脚 表4-7 2864A的操作方式 13条地址线A0~A12用于选择8K字中一个存储单元。8条数据线I/O0~I/O7在CPU正常操作中用作读出字节数据;在编程写入时用作传送要写入存储单元的数据。3条控制线的编码决定了2864A的4种操作方式。当片选信号CE为高电平时,无论OE和WE是什么电平,芯片都将与外电路断开,I/O0~I/O7呈高阻状态,芯片处于“维持不变”的状态。 当CE和OE都为低电平有效时,若WE高电平,则CPU处于“读出”操作或“数据查询”操作,8位二进制代码从I/O0~I/O7送至CPU的数据总线,让CPU读出数据。“读出”是指CPU在读操作指令指挥下,从存储单元之中取出数据并送往CPU内部寄存器的全过程。“数据查询”也是一种读方式,和“读出”不同的是:它用软件程序检查写入操作过程中的“页存储”周期是否已经完成。两种不同的“读”方式用不同指令区分开。当CE和WE都为低电平有效时,如果OE为高电平,则芯片处于写入方式。写入方式分为字节写入和页面写入两种。“字节写入”时以字节为单位编程写入,“页面写入”时以页为单位进行。 4.3.4 Flash Memory Flash存储器是Intel公司上世纪80年代末期推出的一种新型存储器,整体电擦除时间约为1?s,每字节编程写入速度为10~100μs,比EPROM快一个数量级,比E2PROM快3个数量级(E2PROM整体擦除约需15~20分钟),擦除次数可达10万次,形成Flash存储器的CMOS器件功耗低,最大工作电流为30?mA。其在工作中具有极强的抗干扰能力,甚至允许电源发生10%的波动。 Flash存储器的基本存储电路由一只CMOS管构成,如图4-24所示。依旧使用浮空栅极FG上有无电荷代表0和1。栅极为字线,漏极为位线,源极为源线。擦除原理为:在字线栅极上加高电平,源、漏之间形成导电沟道,浮空栅极上有感应电荷,这种稳定状态代表0或1;如果字线栅极上无高电平,源、漏间没有导电沟道,浮空栅极上无感应电荷,这种稳定状态代表1或0。状态转换过程十分简单,如果有导电沟道存在,则浮空栅极上有感应电荷,这时只需撤走源、漏之间电压,而在源栅之间加一正向电压,导电沟道即消失,浮空栅上的感应电荷也消失。据测定,正常使用情况下,浮空栅上编程的电荷可以保持100年而不丢失。 表4-8列出了Flash存储器与DRAM之间的对比,除读取速度略低于DRAM外,Flash其余各项指标均优于DRAM。常用的Flash存储器有28F256?(32K×8)、28F512?(64K×8)、28F010?(128K×8)、28F020?(256K×8)、28F004?(4M位)、28F008?(8M位)、28F016?(16M位)、28F032?(32M位)等。使用时带电插拔、即插即用,十分方便。运行环境仅为Windows 98/ME/2000/XP以及Linux 2.4操作系统,符合USB1.1标准。 图4-24 Flash基本存储电路 表4-8 Flash与DRAM比较 4.4 Cache和SB SRAM 80486已把 Cache集成在CPU内。Pentium机开始使用2级Cache。第1级由SRAM集成在CPU内,能和CPU内部寄存器有几乎相同的存取速度;第2级在CPU外,通常使用SB SRAM组成。SB SRAM是同步突发静态随机存储器的简称。它的基本存储电路、存储体矩阵结构、地址译码电路都和普通 SRAM相同。此外,它增加了同步突发控制逻辑、片内地址计数器、总线控制逻辑等功能电路。其内部结构如图4-25所示。 图4-25 SB SRAM内部结构 SB SRAM由5个功能部件组成,它们是: (1)

文档评论(0)

wnqwwy20 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:7014141164000003

1亿VIP精品文档

相关文档