真数电课设.docVIP

湖南工程学院 课程设计任务书 课程名称： 数字电子技术 题 目： 多功能数字钟 专业班级：电信0902 学生姓名：刘炜毅 学号：28 指导老师： 李 朝 健 审 批： 任务书下达日期 2006年10月30日星期一 设计完成日期 2006年11月10日星期五 设计内容与设计要求 设计内容： 准确计时，以数字形式显示时、分、秒的时间； 小时计时要求“24翻1”，分和秒的计时为60进制。 可手动较正:能进行时、分、秒的时间校正，只要将开关置于手动位置，可对时、分、秒进行手动脉冲输入调整或连续脉冲输入的校正。 整点报时：整点报时电路要求在每个整点前鸣叫5次低音（500HZ）,整点时再鸣叫1次高音（1000HZ）。 其他功能（任选） 二、设计要求： 1、思路清晰，给出整体设计框图和总电路图； 2、单元电路设计，给出具体设计思路和电路； 3、写出设计报告； 主要设计条件 提供调试用实验室； 提供调试用实验箱和电路所需元件及芯片； 说明书格式 课程设计封面； 任务书； 说明书目录； 设计总体思路，基本原理和框图（总电路图）； 单元电路设计（各单元电路图）； 安装、调试步骤； 故障分析与电路改进； 总结与体会； 附录（元器件清单）； 参考文献 课程设计成绩评分表 进 度 安 排 第一周星期一：课题内容介绍和查找资料； 星期二：总体电路设计和分电路设计； 星期三：电路仿真,修改方案 星期四：确定设计方案，拟订调试方案,画出调试电路图,安装电路； 星期五：安装、调试电路； 第二周星期一~二：安装、调试电路； 星期三：验收电路； 星期四~五：写设计报告，打印相关图纸； 星期五下午：带调试电路板及设计报告书进行答辩； 整理实验室及其它事情。 参 考 文 献 1、《电子线路设计、实验、测试》（第二版） 华中理工大学出版社 谢自美 主编 2、《新型集成电路的应用》-------电子技术基础课程设计 华中理工大学出版社 梁宗善 主编 目录 一、总体设计方案 - 5 - 1.1 设计思路 - 5 - 1.2 总体设计框图 - 5 - 1.3 总电路图 - 6 - 二、单元电路模块设计 - 7 - 2.1 六十进制秒分电路模块 - 7 - 2.2 二十四进制时电路模块 - 8 - 2.3 校时电路模块 - 9 - 2.4 整点报时电路模块 - 10 - 三、安装调试步骤 - 11 - 四、故障分析与电路改进 - 11 - 五、总结与体会 - 12 - 六、附录（元器件清单） - 12 - 七、参考文献 - 13 - 一、总体设计方案 1.1 设计思路 利用实验室提供的1HZ脉冲，输入到六十进制的秒计数器，秒计数器和分计数器是有一个个位十进制和十位六进制组成，当秒计数器的十位在清零时也向分六十进制的计数器个位发一个脉冲使分计数器加1，当分计数器的十位在清零时也同时向二十四进制时和十二进制计数器的个位发一个脉冲，使其加1。将时，分，秒计数器的输出端接上显示器，最大显示值为23小时59分59秒，再输入一个秒脉冲后，显示复零。利用校准电路分别对时，分校准电路进行设计。而本电路的报时电路则利用秒个、十位计数器的状态与分个、十位计数器的状态来完成在整点的报时。 1.2 总体设计框图 1.3 总电路图 二、单元电路模块设计 2.1 六十进制秒分电路模块 图中，1在秒电路中为输入的1Hz脉冲，在分电路中则为秒电路通过调时电路向分电路输入的进位脉冲。 分、秒计数电路用74LS160构成的的60进制电路来实现，在此只对60进制电路加以分析。秒、分计数电路如上图所示，将两个计数器级联，接成一百进制的计数器。在此基础上，借助计数器的清零的功能，将显示器的B、C端经过一个与非门接至CLR 非输入端。工作时，在第60个计数脉冲作用后，计数器输出为0110（十进制数60），B、C为1使与门输出高电平。它作用在U12芯片的清零端（高电平有效），使计数器立即返回到0000 0000状态。状态0110 1010仅在瞬间出现一下。这样就构成了60进制计数器。 2.2 二十四进制时电路模块 图中，1为分电路通过调时电路模块向时电路提供的进位脉冲。原理同六十进制一样，将两个计数器级联，接