基于VHDL语言的汽车尾灯控制器.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于VHDL语言的汽车尾灯控制器

基于VHDL语言的汽车尾灯控制器 汽车尾灯控制器设计 一 课程设计的目的: 1、 能够全面巩固和应用“数字逻辑”课程中所学的基本理论和方法,并初步掌握小型数字系统设计的基本方法; 2、 掌握VHDL语言编制小型模块的方法,并采用层次化设计; 3、 培养电路设计能力,懂得理论设计与实物实现的有效结合。 二 设计课题的要求: 汽车尾部左右侧各4个灯,实现以下四个状态: A:正常运行,指示灯全灭; B:左拐弯,左侧4个灯按左循环依次点亮; C:右拐弯,右侧4个灯按右循环依次点亮; D:刹车时,8个灯随1HZ脉冲同步闪烁。 三 实验原理和原理图: 根据课题汽车尾灯控制器的具体设计要求,可以得出四种状态下对应的输入输出关系,如下表所示: 输入 状态 左尾灯 右尾灯 00 正常 灭 灭 01 右拐 灭 D4-D5-D6-D7 10 左拐 D3-D2-D1-D0 灭 11 刹车 所有灯随脉冲闪烁 2位输入控制信号经过解码后产生4种可能的输出,对应汽车尾灯的4种状态。其中在“正常”状态下,左右尾灯均灭,即无输出;“右拐”状态时,启动对应的计数器对输入CLK计数,计数器输出经解码后控制右尾灯按D4-D5-D6-D7方向点亮;“左拐”状态类似于“右拐”状态;“刹车”状态时,通过一个与门允许CLK通过而控制所有灯闪烁。原理图如下: 四 具体开发过程: 一.画电路图 1,创建工程。文件〉新〉项目〉FPGA项目(File〉New〉Project〉FPGA Project)。在工程栏中将会显示新建的FPGA 工程名,然后可选在文件预览中选中改项目后单击鼠标右键后,在弹出菜单上选择:保存为。在对话框中为项目重新命名,其他文件如原理图和VHDL文件的重新命名操作类似。建议对新建的文件重新命名并保存(系统自动生成文件除外),以便于对项目文件进行管理和操作。在工程栏中选择:文件预览(File View),在工程中将会列出所有属于当前工程的文件。 2,添加原理图。选择:文件〉新〉原理图(File\New\Schematic),重命名并保存。左键点中原理图,键盘上PageUp,PageDown可调整视图大小。选择:设计〉文档选项〉标准样式(Design〉Document Options〉Sheet Options)可调整图纸尺寸大小。 3,放置元件。 (1)首先,打开右侧的器件库(Library),选择FPGA Generic.IntLib,然后在器件列表中选择器件(可参照附录),例如反向器:找到inv,选中inv按place inv或双击inv,把鼠标移到原理图上,单击左键,放置反向器,再单击右键结束放置。照此操作程序放置其他元件。 (2)调整元件放置方向可双击元件,打开元件属性(或者右键选中元件拖动时的候,按Tab键打开元件属性),在图形(Graphical)区域中进行调整。也可以使用快捷键,选中元件拖动时按X或者Y键选择镜像,按空格键(Space)旋转。 注意课程设计用到的器件基本上可以在FPGA Generic.IntLib中找到,具体请参见指导书附录里的元件库。 本例中用到的元件有: 译码器:D2_4ES,D4_16EB ,计数器:CB4CES,CB4CEB, 总线连接器:J16B_16S ,反向器,与门,或门。 4. 连接元件。 (1)单引脚之间,导线之间可点击 Wire按钮,进行连接。 (2)总线端口之间可点击 Bus按钮进行连接,注意总线两边端口数应相同。如果两边端口数不相同可以使用 连接。 (3)利用总线连接器连接总线(Bus Joiner)。 (4)总线导线之间连接可点击 Bus Entry按钮,将 放置到总线上,再连接导线,最后对总线和支线命名。本例中总线命名为N[3..0],支线要连到U14的Q2口上,Q2是与总线的N2对接的,因此,支线命名为N2。 (5)添加输入输出端口,电源及地线。 用导线连接的电源,地线可点击 VCC和 GND。 用总线连接的电源,地线可点击 VCCBus和 GNDBus。 系统仿真时需要为原理图添加输入输出端口。点击 Port按钮,在原理图上添加输入输出端,并双击打开属性,修改名称和类型。 注意: 1,在为文件,元件,端口和网络等自定义名称时注意不要占用系统已用名称。 2,输入口不得悬空,输出口可以悬空,需加上标志 忽略语法检查。 3,本例中两个椭圆内的电路可采用同样的方式实现,现选用两种不同的方式仅为做示范讲解。 二.系统仿真 1.从原理图创建VHDL程序。电路图画好后保存,选择:设计〉项目的网表〉VHDL文件,然后在弹出的对话框中,钩选“生成多VHDL文件” 和“转换参数为属性”两项。产生的VHDL文件保存在系统自动建立的项

文档评论(0)

jgx3536 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6111134150000003

1亿VIP精品文档

相关文档