第8章 C55x的片上外设.ppt

第8章 C55x的片上外设 8.1 时钟发生器 8.1.1 时钟发生器概况 8.1.2 时钟工作模式 时钟发生器有三种工作模式: 旁路模式（BYPASS） 锁定模式（LOCK） Idle模式 时钟模式寄存器（CLKMD）中的PLL ENABLE位控制旁路模式和锁定模式 可以通过关闭CLKGEN Idle模块使时钟发生器工作在Idle模式。 1．旁路模式（BYPASS） 如果PLL ENABLE=0，PLL工作于旁路模式，PLL对输入时钟信号进行分频。 分频值由BYPASS DIV确定： 如果BYPASSDIV=00，输出时钟信号的频率与输入信号的频率相同，即1分频 如果BYPASSDIV=01，输出时钟信号的频率是输入信号的1/2，即2分频 如果BYPASSDIV=1x，输出时钟信号的频率是输入信号的1/4，即4分频 2.锁定模式（LOCK） 如果PLL ENABLE=1，PLL工作于锁定模式。 输出的时钟频率由下面公式确定： 表8-1 时钟模式寄存器CLKMD 表8-1 时钟模式寄存器CLKMD（续） 8.1.4 CLKOUT输出 CPU时钟可以通过一个时钟分频器对外提供CLKOUT信号 CLKOUT的频率由系统寄存器（SYSR）中的CLKDIV确定 SYSR地址：07fdh， CLKDIV位于其最低3位。 当CLKDIV=000b时，CLKOUT的频率等于CPU时钟频率 当CLKDIV=001b时，CLKOUT的频率等于CPU时钟频率的1/2 当CLKDIV=010b时，CLKOUT的频率等于CPU时钟频率的1/3 当CLKDIV=011b时，CLKOUT的频率等于CPU时钟频率的1/4 当CLKDIV=100b时，CLKOUT的频率等于CPU时钟频率的1/5 当CLKDIV=101b时，CLKOUT的频率等于CPU时钟频率的1/6 当CLKDIV=110b时，CLKOUT的频率等于CPU时钟频率的1/7 当CLKDIV=111b时，CLKOUT的频率等于CPU时钟频率的1/8 8.1.5 使用要点 通过对时钟模式寄存器（CLKMD）的操作，可以根据需要设定时钟发生器的工作模式和输出频率。 在设置过程中除了工作模式、分频值和倍频值以外，还要注意其他因素对PLL的影响。 1.省电（Idle） 为了减少功耗，可以使时钟发生器处于省电状态 当时钟发生器退出省电状态时，PLL自动切换到旁路模式，进行跟踪锁定，锁定后返回到锁定模式 时钟模式寄存器与省电有关的位是IAI IAI =0: PLL将使用与进入Idle状态之前相同的设置进行锁定； IAI =1:PLL将重新锁定过程 2.DSP复位 在DSP复位期间和复位之后，PLL工作于旁路模式，输出的时钟频率由CLKMD引脚上的电平确定 如果CLKMD引脚为低电平，则输出频率等于输入频率 如果CLKMD引脚为高电平，则输出频率等于输入频率的1/2。 3.失锁 锁相环对输入时钟跟踪锁定之后，可能会由于其他原因使其输出时钟发生偏移，导致失锁。 出现失锁现象后，PLL的动作由时钟模式寄存器中的IOB确定 IOB=0: 时钟发生器不中断PLL，PLL继续输出时钟 IOB=1: 时钟发生器切换到旁路模式，重新开始PLL锁相过程 8.2 通用定时器 定时器概况 工作原理 定时器使用要点 定时器应用实例 8.2.1 定时器概况 C55x 芯片提供了两个20位的定时器 定时器由两部分组成： 预定标计数寄存器（PSC）, 4位 主计数器（TIM）, 16位 寄存器: 计数寄存器（PSC，TIM） 周期寄存器（TDDR，PRD）:在定时器初始化或定时值重新装入过程中，将周期寄存器的内容复制到计数寄存器中 定时器结构框图 8.2.2 工作原理 定时器的工作时钟 DSP内部的CPU时钟 引脚TIN/TOUT 利用定时器控制寄存器（TCR）中的字段FUNC可以确定时钟源和TIN/TOUT引脚的功能 表8-2 定时器预定标寄存器 PRSC 表8-3 主计数寄存器 TIM 表8-5 定时器控制寄存器 TCR 表8-5 定时器控制寄存器 TCR(续1) 表8-5 定时器控制寄存器 TCR(续2) 8.2.3 定时器使用要点 1.初始化定时器 （1）停止计时（TSS=1）,使能定时器自动装载（TLB=1） （2）将预定标计数器周期数写入TDDR（以输入的时钟周期为基本单位） （3）将主计数器周期数装入PRD （4）关闭定时器自动装载（TLB=0），启动计时（TSS=0） 3.DSP复位后定时器寄存器的值 停止定时（TSS=1） 预定标计数器值为0 主计数器值为FFFFh 定时器不进行自动重装（ARB=0） IDLE指令不能使定时器进入省电模式 仿真时遇到软件断