第9讲+MOS管的数字设计.pptVIP

第9讲 MOS管的数字设计模型 功能模型 米勒电容 电源提供的总电荷 米勒电容问题 输入端 输出端 MOS管的有效开关电阻 本书中的MOS管数字模型 平均电阻 只考虑MOS管开关电阻的模型 MOS管各极之间的电容 教材只考虑栅电容 为计算方便需将Cgd分散到GS和DS之间 教材使用的数字模型 《CMOS大规模集成电路》中的模型 与工艺无关的设计模型 定义单位晶体管 （1）单位NMOS管可以任意定义，但一般定义为工艺允许的最小宽度管。 （2）单位NMOS管的栅电容为C，导通电阻为R。 单位PMOS管与单位NMOS管尺寸相同。假设相同尺寸的PMOS导通电阻为NMOS导通电阻的2倍。因此单位PMOS的电阻为2R，电容为C。 一种简单有效的MOS管数字模型 基于单位晶体管的数字模型的优点 不仅可用于估算延迟，而且用于数字电路中的晶体管尺寸设计。 使用这种模型可以评价电路设计的优劣，与具体使用的工艺无关。 快速延迟估计 延迟等效电路 充电等效电路 电荷变化量等价 放电等效电路 思考题 在将FO4问题中，如果将所有反相器中的晶体管宽度同时扩大一倍，延迟时间如何变化？ 如果仅将驱动门中的晶体管宽度扩大一倍，延迟如何变化？ 如果反相器空载或负载电容很小，改变反相器中的晶体管宽度对提高速度是否有效？ * * 分析CMOS数字功能时，可将MOS管理解为由栅极电压控制的开关。 考虑数字电路的速度和功耗时必须考虑电容。 初始时刻，输入节点为0V，输出节点为VDD，电容上的电荷？ 终止时刻，输入电压为VDD，输出电压为0,电容上的电荷为 电荷变化量 将跨接在输入输出之间的电容C等效为两个分别接在输入回路和输出回路的电容，则等效电容为多少？ 由于电荷变化量为2CVDD，输入电源相当于将容量为2C的电容从0V充电到VDD。 输出电源吸收的电荷与输入电源提供的电荷相等，为2CVDD，相当于一个容量为2C的电容从VDD放电到0V的电荷。 假设栅极电压突然从0跳变到VDD，MOS管导通，产生ID。随着电容放电，VDS从VDD变为0.MOS管的平均导通电阻？ 以上过程，工作点从A到B到C。 平均电阻相当于BC直线斜率的倒数。 此公式并不准确，但可用于手工估算。 用于NMOS逻辑电路或其它“有比”电路的功能分析。 线性区：Cgd=Cgs=1/2Cox 注意Cgd充放电时两端电压变化2VDD。 分散到GS和DS之后该电容上的电压变化为VDD，根据米勒电容关系，应将Cgd扩大一倍。 此模型可用于估算延迟，但对数字电路的尺寸设计没有帮助（设计时,W未定,无法计算)。 （1）正常设计（L取最小值，源漏区面积版图达到最小）时，CMOS数字电路中的MOS管栅电容与“扩区”（源区和漏区的统称）电容基本相等。 （2）数字模型的作用主要是用来比较两个设计的优劣，只要能够正确比较两种设计方案即可，模型越简单越好。 图中MOS管的宽度都为单位NMOS管的k倍。 一个逻辑门驱动相同逻辑门的个数称为扇出（FO)系数。 数字设计中经常把一个反向器驱动4个反相器的延迟作为延迟的基数。 驱动门只考虑漏极电容，负载门只需考虑栅极电容。 为什么连接VDD的2C和8C可以理解为接地？ 解释1：VDD不变，对于动态问题相当于接地。 充电时间常数为15RC。 解释2：以驱动门PMOS管的漏极电容2C为例，充电前，电容两端电压为0V和VDD，充电后两端电压都是变为VDD，电荷变化量为CVDD，与将接地的电容从0V充电到VDD等价。 放电时间常数为15RC。 保证PMOS管和NMOS管导通电阻相等可以使充放电时间相等，即上升延迟与下降延迟相等。 *