DSP技术课程(第二章)-1.pptVIP

第二章 DSP硬件结构 §2-1 TMS320LF240X的硬件结构 §2-2 TMS320C3X的硬件结构 VC33功能框图(1) VC33功能框图(2) §2-3 TMS320C6201硬件结构 VelociTI结构的C62xx CPU核 高达1600、2000、2400MIPS的运算速度。 八个独立的功能单元：六个ALU和两个乘法器。 采用 VelcoiTI VLIW结构的定点DSP。 先进的支持超长指令（VLIW）CPU。 32个通用目的的32bits字长寄存器。 大容量的片内存储器和方便的EMIF。 VelociTI结构的C62xx CPU核 更灵活、更丰富、更方便的外设与外设接口。 八个并行功能单元，分成两组 两套寄存器组（各16个32位寄存器）与功能单元相连 编译时完成程序的并行分配 256bit Cache 保证单周期内取八个指令 有4G Bytes的寻址空间 ‘C62xx的基本结构 指令与功能单元的映射： 寻址方式 C62xx的寻址方式分为基于BK0的线性寻址和循环寻址，以及基于BK1的循环寻址。 仅D1中执行的A4-A7和D2中执行的B4-B7八个寄存器可循环寻址。 寻址方式由寻址方式寄存器（AMR）决定。 受AMR控制寻址方式的指令有： LDB（U）/LDH（U）/LDW STB/STH/STW ADDAB/ADDAH/ADDAW/ADDAD