特权视屏笔记.doc

流水灯 流水灯： 顶层模块（例化各个模块） 分频模块（得到固定频率10HZ） 显示模块 （随固定频率来操作led） 代码设计：water_led.v module water_led(clk,rst_n,led_data) Clk_design(clk,rst_n,led_en) Led_display(clk,rst_n,led_en) 任意分频 ps/2标准接口 DATA 数据信号 N.C 不连接 GND 数字地 VCC +5v电源 CLK 时钟信号 N.C 不连接 帧格式 Clk下降沿锁存 数据 Data 1bit起始位 8bit数据位 1bit校验位 1bit停止位 1bit校验位 键盘编码返回值 按下或按住 发送通码 释放 发送断码 扫描码集 现代的键盘默认使用第二套扫描码 ps/2接口 顶成模块接口定义 乘法器 组合逻辑设计 ： 电路事先将所有的乘积项计算出来，再加法运算 时序逻辑设计 ： 电路将部分已经得到的结果右移，然后与乘积项相加并保存和值，反复迭代上述步骤知道计算出乘积。 接口定义 串口通信 模块化设计 1.接口定义 注：Rs232_rx input 模块化设计 .顶层文件 + 底层文件 顶层文件只作例化 底层文件实现各个功能模块 例化 模块名 例化名 接口例化 （.clk(clk), .rst(rst)）; 端口没有与外部接口连接的 即从一个模块传到另一个模块 的端口 在顶层模块中 为 Wire型 波特率控制收/发 发送模块 接收模块 基于Altera Quartus II的模块化设计应用 和ISE不一样，Quartus II代码的模块化视图并不是你把子模块例化到顶层模块以后就能马上在工程代码窗口看到一个清晰的层次图。而是必须在你编译后才能够看到层次化的视图。 我在这里列举一个串口通信（实验10）的实例： 编写完该HDL的代码，还没有编译，此时在Project Navigator窗口中只有顶层模块my_uart_top。 顶层模块如下（详细的注释代码请参考相关实验）： //////////////////////////////////////////////////////////////////////////////// module my_uart_top( clk,rst_n, rs232_rx,rs232_tx ); input clk; input rst_n; input rs232_rx; output rs232_tx; wire bps_start1,bps_start2; wire clk_bps1,clk_bps2; wire[7:0] rx_data; wire rx_int; //////////////////////////////////////////// speed_select speed_rx( .clk(clk), .rst_n(rst_n), .bps_start(bps_start1), .clk_bps(clk_bps1) ); my_uart_rx my_uart_rx( .clk(clk), .rst_n(rst_n),