电子DDS及AD9851原理.pptVIP

* TM * 《DDS应用》 成都理工大学工程技术学院 石坚 （1）DDS的基本工作原理 DDS 工作时，频率控制字（FCW）在每一个时钟周期内与相位累加器累加 一次，得到的相位值（0~2π）在每一个时钟周期内以二进制码的形式作为 正弦查询表ROM的地址，将相位信息转变成相应的数字化正弦幅度值，ROM 输出的数字化波形序列再经数模转换器（DAC）实现量化数字信号到模拟信 号的转变，最后DAC输出的阶梯序列波通过低通滤波器（LPF）平滑滤波后 得到一个纯净的正弦信号。 DDS信号发生器及其典型器件应用 （2）DDS的特点 优点： 极高的频率分辩率：由相位累加器的位数决定； 极宽的相对带宽：fomax/fomin=2^N*40%； 极短的频率转换时间：由低通滤波器的延迟时间决定； 具有在频率转换时相位保持连续的特点：改变频率相位不变； 具有任意波形输出能力； 具有数字调制功能：实现数字调频FSK和调相PSK； 缺点： 存在着DAC的幅度量化失真：SNR=1.76+6.02B(dB)(B为DAC的位数）； 输出最高频率有限； 相位截断导致产生周期性的相位截断毛刺。 DDS信号发生器及其典型器件应用 （3）AD9851主要特性 DDS信号发生器及其典型器件应用 单电源工作( + 2. 7～ + 5. 25V) ; 工作温度范围- 45～85 ℃; 低功耗,在180MHz 系统时钟下,功率为555mW。电源设置有休眠状态,在该状态下,功率为4mW; 接口简单,可用8 位并行口或串行口直接输入频率、相位控制数据; 内含6 倍参考时钟倍乘器,可避免对外部高速参考时钟振荡器的需要,减小了由于外部频率源过高而可能产生的相位噪声; 频带宽, 正常输出工作频率范围为0 ～72MHz ; 频率分辨率高,其创新式高速DDS 码可接受32 位调频字,使得它在80MHz 系统时钟下输出频率的精度可达0. 04Hz ; 相位可调,可接收来自单片机的5 位相位控制字。 （4）AD9851内部结构 DDS信号发生器及其典型器件应用 （5）AD9851引脚排列 DDS信号发生器及其典型器件应用 D0～D7： 8 位数据输入口。 PGND： 6 倍参考时钟倍乘器地。 PVCC： 6 倍参考时钟倍乘器电源。 W-CLK： 字装入信号，上升沿有效。 FQ-UD： 频率更新控制，上升沿有效。 FREFCLOCK：外部参考时钟输入。 RSET： DAC 外部参考电阻连接端。 VOUTN：内部比较器负向输出端。 VOUTP：内部比较器正向输出端。 VINN： 内部比较器的负向输入端。 VINP： 内部比较器的正向输入端。 DACBP：DAC 旁路连接端。 IOUTB：“互补”DAC 输出端。 IOUT： 内部 DAC 输出端。 RESET：复位端。 DDS信号发生器及其典型器件应用 通过8 位数据总线D0～D7 来完成全部40 位控制数据的输入。复位信号 RESET 有效会使输入数据地址指针指向第一个输入寄存器,W_CL K上升沿写入第一组8 位数据,并把指针指向下一个输入寄存器,连续5 个W_CL K 上升沿后,即完成全部40 位控制数据的输入,此后W_CL K信号的边沿无效。当FQ _UD 上升沿到来之际40 位数据会从输入寄存器被写入频率和相位 控制寄存器,更新DDS 的输出频率和相位,同时把地址指针复位到第一个输入寄存器,等待着下一组新数据的写入。 （6）并行工作方式 DDS信号发生器及其典型器件应用 W- CL K 上升沿把引脚D7 上的数据按位串行移入到输入寄存器,40 位输 入结束后,任何W- CL K上升沿到来都会造成数据顺序移出并导致原来数据无效,此时FQ - UD 端的上升脉冲就可以使40 位数据更新芯片的输出频率 和相位。 （7）串行工作方式 （8）硬件电路示例：（并行送控制字方式） DDS信号发生器及其典型器件应用 （8）硬件电路示例：（串行送控制字方式） DDS信号发生器及其典型器件应用 （8）硬件电路示例：（DDS模块产生方波的电路 ） DDS信号发生器及其典型器件应用 （9）软件编程 主要是根据AD9851 的控制字方式,把具有不同功能的控制字写入到芯片内部。以并行输入方式为例,对AD9851 操作的40 位控制字各位的功能如下表 所列。 若已知FN为相位控制字，FM为频率控制字，M和N分别为频率控制字的位数和相位累加器的位数，则有右示公式： （9）软件编程 如果采用串行方式送40位频率控制字，其W0—W39定义如下： #includeregx51.h #include intrins.h sbit FQ_QD_AD9851 = P1^0; sbit CLK_AD9851 = P1