DSP基础.pptVIP

* * 第二章 DSP基础 数字信号处理系统 设计与实践 上 海 交 通 大 学 电 子 工 程 系 主要内容 ? DSP 硬件结构 ? DSP软件特征 ? DSP性能评估 ? 小结 DSP 硬件结构 总线结构 存储器配置 CPU结构 片上外设 DSP 总线结构 C P U 存储器 AB（PD） DB（PD） 冯?诺依曼结构 目的：Y(n)=∑X(i)×A(i) DSP 总线结构(续) 基本哈佛结构（第一代DSP） 程 序 存 储 器 CPU 数 据 存 储 器 PAB DAB PB DB DSP 总线结构(续) 改进哈佛结构 C P U 程序存储器 数据存储器 DB PB PAB DAB 程序代码存储空间与数据存储空间之间还可以进行数据交换 DSP 片上内存 按使用功能 程序空间 数据空间 存储器分类 按访问形式 ROM RAM  SARAM  DARAM DSP 片上内存(续) RAM工作方式 用作高速缓存(Cache)  针对程序或数据量大的应用 用作固定地址映射的存储器  针对消耗存储资源相对小的应用 DSP 片上内存(续) 外部扩展存储器 解决片内存储器资源不足 明显影响DSP的性能 外部存储器的速度相对较慢  一般需要插入额外的等待时钟 外部总线一般只有一套  程序取指和数据读写只能分时进行 CPU结构 算术逻辑单元(ALU)  实现二进制补码运算和布尔(Boolean)运算 累加器  存储ALU和乘加模块的输出  ALU的输入  乘加模块的输入 桶形移位器  实现输入数据的移位（数字定标、位提取、扩展算术和溢出保护 ） CPU结构(续) 乘法器 比较选择存储单元（CSSU）  完成数据的比较及测试功能 程序地址产生单元 加法器 数据地址产生单元 特殊硬件模块 乘加(MAC)单元细节 MAC *AR2+, *AR3+, A MPY ADD M bus acc A acc B AB0 D C P A T D A s/u s/u FRCT D = Data Bus C = Coefficient Bus P = Program Bus A = A accumulator B = B accumulator T = Temporary register s/u = signed/unsigned FRCT = Fractional mode bit 累加器+ALU 通用算术, 如: t = s + e - r MUX U BUS acc A acc B ALU A BUS B BUS A B M A B C T A B D S LD s, A ADD e, A SUB r, A STL A, t CPU结构(续) 指令流水线 DSP 片上外设 主机接口（HPI） 串行口（McBSP） DMA 中断逻辑 定时器，时钟逻辑… … DSP软件特征 处理器指令分类 复杂指令集（CISC） 精简指令集（RISC） 复杂指令集（CISC） 特点 简化编程 一条指令可以在处理器内部执行一系列操作 有效利用存储空间 指令长度可变 复杂指令集（续） 主要技术 建立丰富的指令集 使用微指令 建立高级指令集 复杂指令集（续） 优点 比硬件实现控制单元经济 程序编写易于实现 易于向下兼容 简化任务程序 简化编译器 复杂指令集（续） 缺点 不同指令需要不同的执行时间，有可能会降低 系统的整体性能 为保证指令向下兼容，指令集和芯片硬件复杂 部分指令利用率低 条件码作为指令的副产物，耗费时间 精简指令集（RISC） 特点 指令长度相同，取指可以一次操作完成 指令集简单 单周期指令，便于