DSP原理及应用课件(下)(李利)等编著中国水利水电出版社.ppt

图8-14 数据的接收 图8-15 数据的发送 返回本节 8.4.5 有关的几个概念 1．相的概念 在McBSP中，帧同步信号表示一次数据传输的开始。帧同步信号之后的数据流可以有两个相——相1和相2。相的个数（1或2）可以通过设置RCR2和XCR2中的（R/X）PHASE位来实现。每帧的字数和每字的位数分别由（R/X）FRLEN[1,2]和（R/X）WDLEN[1,2]决定（如图8-6、8-18所示 ）。 8.4.1 McBSP原理框图及信号接口 TMS320C54xx多通道缓冲串口（McBSP）由引脚、接收发送部分、时钟及帧同步信号产生、多通道选择以及CPU中断信号和DMA同步信号组成，如图8-4所示。 表8-7给出了有关引脚的定义，McBSP通过这7个引脚为外部设备提供了数据通道和控制通道。McBSP通过DX和DR实现DSP与外部设备的通信和数据交换。 图8-4 McBSP原理框图 表8-7 McBSP引脚说明 引脚 I/O/Z 说明 DR I 串行数据接收 DX O/Z 串行数据发送 CLKR I/O/Z 接收数据位时钟 CLKX I/O/Z 发送数据位时钟 FSR I/O/Z 接收帧同步 FSX I/O/Z 发送帧同步 CLKS I 外部时钟输入 表8-8 McBSP内部信号说明 信号 说明 RINT 接收中断，送往CPU XINT 发送中断，送往CPU REVT DMA接收到同步事件 XEVT 向DMA发出事件同步 REVTA DMA接收到同步事件A XEVTA 向DMA发出事件同步A 返回本节 8.4.2 McBSP控制寄存器 1．控制寄存器及其映射地址 表8-9列出了McBSP控制寄存器及其映射地址。 子块数据寄存器SPSDx用于指定对应子地址寄存器中数据的读写，其内部连接方式如图8-5所示。这种方法的好处是可以将多个寄存器映射到一个较小的存储空间。 表8-9 McBSP控制寄存器及其映射地址 图8-5 子地址映射示意图 2．串行口的配置 串口控制寄存器（SPCR1、SPCR2）和引脚控制寄存器（PCR）用于对串口进行配置，接收控制寄存器（RCR1、RCR2）和发送控制寄存器（XCR1、XCR2）分别对接收和发送操作进行控制。 （1）串口控制寄存器（SPCR1、SPCR2）串口控制寄存器1（SPCR1）结构如图8-6所示，表8-10为SPCR1控制位功能说明。串口控制寄存器2（SPCR2）结构如图8-7所示，表8-11为SPCR2控制位功能说明。 （2）引脚控制寄存器（PCR）。引脚控制寄存器（PCR）结构如图8-8所示，表8-12为PCR控制位功能说明。 图8-6 串口控制寄存器1（SPCR1） 表8-10 SPCR1控制位功能说明 图8-7 串口控制寄存器2（SPCR2） 表8-11 SPCR2控制位功能说明 图8-8 引脚控制寄存器（PCR） 表8-12 PCR控制位功能说明 （3）接收控制寄存器（RCR[1,2]）。结构如图8-9所示，表8-13所示为RCR1控制位功能说明，表8-14所示为RCR2控制位功能说明。 （4）发送控制寄存器（XCR[1,2]）。发送控制寄存器（XCR[1,2]）结构如图8-10所示，表8-15所示为XCR1控制位功能说明，表8-16所示为XCR2控制位功能说明。 （a）RCR1 （b）RCR2 图8-9 接收控制寄存器（RCR[1,2]） 表8-13 RCR1控制位功能说明 表8-14 RCR2控制位功能说明 （a）XCR1 （b）XCR2 图8-10 发送控制寄存器（XCR[1,2]） 表8-15 XCR1控制位功能说明 表8-16 XCR2控制位功能说明 返回本节 8.4.3 时钟和帧同步 采样率发生器由三级时钟分频组成，如图8-11所示，可以产生可编程的CLKG（数据位时钟）信号和FSG（帧同步时钟）信号。CLKG和FSG是McBSP的内部信号，用于驱动接收/发送时钟信号（CLKR/X）和帧同步信号（FSR/X）。采样率发生器时钟既可以由内部的CPU时钟驱动（CLKSM=1），也可以由外部时钟源驱动（CLKSM=0）。采样率发生器寄存器SRGR[1，2]控制着采样率发生器的各种操作，其结构如图8-12所示。表8-17所示为SRGR1控制位功能说明，表8-18所示为SRGR2控制位功能说明。 图8-11 采样率发生器框图 （a）采样率发生器寄存器1 (SRGR1) （b） 采样率发生器寄存器2 (SRGR2) 图8-12 采样率发生器寄存器SRGR[1，2]结构图 表8-17 SRGR1控制位功能说明 表8-18 SRGR2控制位功能说明 图8-13 可