4-2主存储器.ppt

3、DRAM存储芯片 3、DRAM存储芯片 刷新过程的实质是将原有信息读出，再由刷新放大器形成原信息并重新写入的再生过程。 刷新周期（再生周期）：从上次对整个存储器刷新结束到下次对整个存储器全部刷新一遍为止的时间间隔称为刷新周期。 两种刷新方式 集中刷新 分散刷新 （1）集中式刷新 例:若某存储体有1024行, 工作周期=200ns, 刷新周期=2ms。 则每个刷新周期中总工作周期数= 2ms/200ns = 10000个，其中1024个用于刷新(集中式)，8976个用于存取。 （2） 分布式刷新 在一个刷新周期中分散地将所有行刷新一遍。 每隔一定间隔(=刷新周期/行数)刷新一行。 6、动态RAM与静态RAM的比较 目前，动态RAM的应用比静态RAM要广泛得多（主存），其原因是： DRAM集成度高 DRAM的功耗仅为SRAM的1/6 DRAM的价格仅为SRAM的1/4 DRAM的缺点 DRAM由于使用动态元件（电容），速度比SRAM低。 DRAM内容需要再生，故需配置再生电路 因此，容量不大的高速存储器大多用静态RAM实现，如高速缓存（Cache）。 七、半导体存储器组成与控制 三种扩展方法： 位扩展：增加存储字长 字扩展：增加存储字的数量 字位扩展 存储芯片的连接，主要完成三种线的连接 地址线A0～ An的连接 数据线I/O0 ～I/O n 或D0～Dn的连接 控制线的连接，如片选CS、读/写WE 仅在字长（位数）扩展，字数不做扩展。 字数满足要求，而位数不够时，应采用位扩展。 （3）字、位同时扩展 假定存储器的容量为M*N位，若使用L*K芯片（LM,KN），共需要（M/L）*(N/K)个存储芯片，要在字与位同时扩展。 例：用2114（1KX4位）SRAM构成4KX8位的存储器。 例： 设有若干片256K×8位的SRAM芯片，问：(1) 构成2M的存储器需要多少块SRAM芯片？(2) 该存储器需要多少位地址线？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和WE。 解：(1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 因为221=2048K，需要21条地址线。又 218=256K，每个存储芯片有18根地址线。这样,高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。 八、多体交叉存储器 大容量的主存，可由多个存储体组成，每个存储体都具有自己的读写线路、地址寄存器和数据寄存器。它们能并行工作，也能交叉工作。 低位交叉编址 存储矩阵 输出电路 掩模ROM EN 1 1 1 1 D3 R Y3 Y2 Y1 Y0 W0 A0 A1 地址译码器 位线 W1 W2 W3 R R R EN D2 D1 D0 4×4位二极管固定ROM电路图 字线 　　芯片在制造时就把需要存储的内容用电路结构固定下来，使用时无法再改变。 二极管掩模ROM 　　字线和位线的交叉处代表一个存储单元，有二极管表示存1，否则表示存0。 1 1 0 0 D1 1 1 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 0 D0 D2 D3 A1 A0 4×4位ROM数据表 位单元 可编程ROM（PROM） 　　PROM在出厂时，存储的内容为全1（或全0），用户可根据需要将某些单元改写为0（或1）。 VCC Ｗi T Yj 熔丝 　　特点：工作速度快，但只能进行一次性编程处理。 　　用户编程： 　　选择相应地址，使Ｗi＝1；在VCC端施加高电压正脉冲,Yj接地,有较大的脉冲电流从三极管流过熔丝，并将熔丝熔断，从而使本单元信息改写为0。 位单元电路图 主 讲：张广会 学习群：148460870 E_Mail：pdsuzgh@126.com 物 联 网 导 论 2118 16K×1 1 8 9 16 GND CAS Do A6 A3 A4 A5 NC NC Di WE RAS A0 A2 A1 Vcc A6～A0（入）分时复用，提供14位地址。 行地址选通RAS =0时A6～A0为行地址，列地址选通CAS =0时A6～A0为列地址 1、9脚（NC）未用，预留新型号中使用。 2164 64K×1 1 8 9 16 GND CAS Do A6 A3 A4 A5 A7 NC Di WE RAS A0 A2 A1 Vcc A7～A0（入）分时复用，提供16位地址。 行地址选通RAS =0时A7～A0为行地址，列地址选通CAS =0时A7～A0为列地址 1脚未用，预留在新型号中使