华南理工大学数电试卷2007年.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
控制方式的区别:模拟示波器通过硬件(开关、电位器)进行控制,数字示波器通过软件(菜单系统)进行控制。 模拟示波器优点:实时显示,波形真实,缺点:无存储功能,无自动测量参数功能,只有峰值采样,不能与计算机通信。测量都通过观察波形完成。 数字示波器优点:测量精度较高,具有自动测量参数功能,多种的采样方式,波形的存储、打印,波形分析及后期处理,与计算机通信。还具有自校准、探头检测、完善的帮助系统。 读数:数字示波器可直接读取参数。模拟示波器通过间接读数:格数×相应的垂直灵敏度;格数×秒/格(扫描速率旋钮上相应的档位) 2.不同原因引起的“?”,有不同的处理方式 (1)被测信号波形显示不稳定。 (2)测量上升(下降)时间,被测信号上升沿(下降沿)不在显示窗口内。 (3)垂直灵敏度和采样速率设置不合理,使被测信号波形垂直方向超出了显示窗口、被测信号未能显示一个完整周期等。 解决办法: (1)调节示波器,使被测波形显示稳定。 (2)调节X轴位移旋钮,使被测的上升沿(下降沿)完整显示在窗口正中。 (3)遵循以下原则调节垂直灵敏度旋钮和采样速率旋钮 1)对于电压参数的测量:应尽量使波形占满垂直窗口的6格。 ?? 2)对于频率、周期等参数的测量: 应尽量使被测信号显示4-5个完整周期。 ?? 3)对于上升(下降)时间测量:应尽量使波形占满垂直窗口的6格;波形的上升沿(下降沿)占满水平方向4-6格。 波形显示不稳定,应首先检查触发信号源的选择是否正确,正确的信源是波形显示的先决条件。具体操作:触发菜单-信源选项,测单路信号将该路信号所在通道设为信源;测量两路信号,将频率低的一路设为信源。调节触发电平旋钮,选择合适的触发电平。 3. 测两个点电平值: 1)点击光标(CURSOR)按钮激活光标菜单 2)类型选“电压” 3)信源选择被测信号所连接的通道,光标线的颜色与被测波形颜色相同。 4)分别调节两个通道的Y方向位移旋钮,将两条光标线移动到与两个被测点相交。 5)分别读出光标1、光标2的电压值,即为两点的电平值,增量值为两点的电位差。 测量时间差: 1)点击光标(CURSOR)按钮激活光标菜单 2)类型选“时间” 3)分别调节两个通道的Y方向位移旋钮,将两条光标线移动到与两个被测点相交。 4)读出增量值即为两点的时间差。 用光标功能测量时间量时不需要选择信源,因为示波器的两通道共用一个时基电路,两路波形在时间上是同步的。 4.因为使用万用表直流档测量读数会变化,交流档测出的只是脉冲信号的有效值,不是幅值。 5.CD4011大, 影响:时序失效、竞争冒险,电路的稳定性和可靠性变差。 与内部电路的组成及器件的材料有关。TTL门的传输延时主要受晶体管开关时间的影响,管子的饱和越深,关闭时间越长。74LS00采用肖特基抗饱和三极管,其开关速度比一般PN结三极管快很多,进一步降低传输时间。负载的电容效应是限制CMOS门传输时间的主要因素。 实验2 TTL门不能线与,若两个门输出状态不同,则它们的输出级形成的回路阻抗非常小,导通的晶体管会因电流过大而烧坏,同理,TTL门输出端不能直接接+5V电源,也不能直接接地。 OC门可以。OC门输出逻辑1时, T4截止,输出端呈高阻态,不直接输出高电平,高电平由外接电源和上拉电阻产生。 CMOS门不可以,虽然CMOS门线与时流过输出级的电流比较小,对器件的损害较少。但当两个CMOS门分别输出“0”和“1”时,按照与逻辑应该输出“0”,但CMOS门短接的输出端电压超过1V,远超过逻辑低电平的上限——0.4V。所以无法实现线与逻辑。 三态门不可以, 每一时刻只能有一个三态门占用总线。 , N=IOL/IIL IIL太大使N降低。 IOL太大,各个导通的晶体管饱和深度增加,开关时间增大。器件延时时间变长。 与非门(与门)多余输入端:接逻辑1,直接接VCC,或者经限流电阻接VCC 或非们多余输入端:接逻辑0。直接接地。 若上级驱动能力足够,也可将多余的输入端与有信号输入的输入端并联。 若只有A B两变量输入,C D端输入逻辑1,Y由A B决定=== 只有A B两变量输入,C D端输入逻辑0 === = PLD实验一: 因为组合逻辑电路的输出由输入的状态决定。有n个输入端,必须输入2n个不同的变量组合,输出2n个状态。不设定输入波形时系统默认输入逻辑0,只有一种输出状态。 对与初学者,栅格时间太小时,器件传输延时时间占的格数相对增大,影响判断。 实验3: 略 2.当ABC点的电位受到电平来关的限制,没有动态的输入效果。 3.同步信号接CH1时,必须确保CH1被设为触发信源,CH2要测量多路信号,所以在测量过程中必须保证每一次测量的信号和测量的前一路信号的同步,即本次测量的信号和前一路测量信号不能有X方向上的位

文档评论(0)

1243595614 + 关注
实名认证
文档贡献者

文档有任何问题,请私信留言,会第一时间解决。

版权声明书
用户编号:7043023136000000

1亿VIP精品文档

相关文档