verilog数字系统实验.docxVIP

简易数字钟设计实验 班级：计算机1405班姓名：XX学号：201437XX1、实验目的 1）学习掌握数字系统综合设计方法。 2）学习掌握层次设计方法。 3）学习掌握设计下载方法。 4）学习掌握实验系统使用方法。2、实验原理 数字钟是对输入时基秒脉冲进行计数，依次输出秒数值、分数值、小时数值，从而确定时钟时间，其原理框图如下图所示。 实际的数字钟设计中还需要增加年月日的功能，这里框图中也省略了校时功能的结构。3、实验内容1）选择XC2S200PQ208器件建立一个新的 工程。 2）在上述工程中，采用VHDL语言的方法设计上述简易数字钟。3)参考实验系统使用说明，按下列要求锁定引脚。秒、分钟、小时由实验系统的J1、J2输出，显示输出的时分秒间隔一位数码管。时钟输入由J7的1脚输入。 4）下载编程并验证设计结果。4、实验设备 1）清华同方PⅣ 2.4G\256M60G 2）ISE 6.2i—Windows软件系统程序：freq_div.vmodule freq_div(clk_in_50MHz,clk_out_1Hz,clk_out_1KHz);input clk_in_50MHz;output clk_out_1Hz,clk_out_1KHz;reg clk_out_1Hz,clk_out_1KHz;reg[15:0] temp_counter_1KHz;reg[8:0] temp_counter_1Hz;reg temp_clk_out_1KHz;reg temp_clk_out_1Hz;//reg temp_counter_1Hz;parameter N_1KHz=50000;parameter N_1Hz=1000;always@(posedge clk_in_50MHz)if(N_1KHz%2==0)beginif(temp_counter_1KHzN_1KHz/2-1) begin temp_counter_1KHz=temp_counter_1KHz+1b1; endelsebegintemp_counter_1KHz=16b0; temp_clk_out_1KHz=~temp_clk_out_1KHz;end clk_out_1KHz=temp_clk_out_1KHz;endalways@(posedge temp_clk_out_1KHz)if(N_1Hz%2==0)beginif(temp_counter_1HzN_1Hz/2-1) begin temp_counter_1Hz=temp_counter_1Hz+1b1; endelsebegintemp_counter_1Hz=16b0; temp_clk_out_1Hz=~temp_clk_out_1Hz;end clk_out_1Hz=temp_clk_out_1Hz;endendmoduledisplay.vmodule display(led_sel_in, secH,secL,minH,minL,houH,houL,led_dig,led_sel_out);input[5:0] led_sel_in;input[3:0] secH,secL,minH,minL,houH,houL;output[7:0] led_dig;output[7:0] led_sel_out;reg[7:0] led_dig;reg[3:0] dig_temp;assign led_sel_out=led_sel_in;always@(led_sel_in,secH,secL,minH,minL,houH,houL)begincase(led_sel_in) 6b111110:dig_temp=secL; 6b111101:dig_temp=secH; 6b111011:dig_temp=minL; 6b110111:dig_temp=minH; 6b101111:dig_temp=houL; 6b011111:dig_temp=houH;endcasecase(dig_temp) 4d0:led_dig=8 4d1:led_dig=8 4d2:led_dig=8 4d3:led_dig=8 4d4:led_dig=8 4d5:led_dig=8 4d6:led_dig=8 4d7:led_dig=8 4d8:led_dig=8 4d9:led_dig=8endcaseendendmodule scanner.vmodule scanner(clk_in,led_sel);