【I2S】LPC1700系列Cortex-M3_ZLG1.pptVIP

LPC1700系列Cortex-M3微控制器 目 录 I2S简介 1 2 I2S工作原理 3 I2S基本操作 4 I2S之DMA 集成电路内置音频总线（I2S——Inter IC Sound）是嵌入式系统领域常用的音频总线之一，为数字音频应用提供了一种标准的数字通信接口。I2S接口可适用于多种场合，例如：数字电视、功放、迷你播放器、笔记本、CD机、视频设备等 。 I2S功能应用 I2S引脚描述 I2S是一种3线串行总线。含有1根数据线、1根时钟线和1根字选择信 号线。 基本的I2S系统具有一个主机和一个从机。 I2S提供了彼此独立的发送和接收通道，每个通道都可配置为主机或从机，而且无论在主机还是从机模式下均可独立控制。 I2S发送器 TX_SCK TX_WS TX_SDA I2S接收器 RX_SCK RX_WS RX_SDA 数据线 时钟线 字选择信号线 I2S通道操作模式 发送器 （主机） 接收器 （从机） SCK：串行时钟 WS：字选择 SDA：串行数据 发送器 （从机） 接收器 （主机） SCK：串行时钟 WS：字选择 SDA：串行数据 发送器 （从机） 接收器 （从机） SCK：串行时钟 WS：字选择 SDA：串行数据 控制器 （主机） 三 种 通 道 操 作 模 式 I2S特性 LPC1700系列Cortex-M3的I2S具备如下特性： 彼此独立的输入和输出通道 能处理8、16、32位的数据字 支持两种音频数据的传输 —单声道 —立体声道 支持采样频率范围为16KHz~96KHz的数据传输（16、22.05、32、44.1、48、96KHz） 提供两个8字（32位）FIFO数据缓冲区 —I2STXFIFO：用于发送 —I2SRXFIFO：用于接收 当缓冲区达到预设触发深度时产生中断请求 两个DMA请求有可编程的触发深度控制且连接到通用DMA模块 分别提供用于发送/接收通道的主机时钟输出 可对I2S输入和I2S输出通道分别执行复位、停止和静音操作 主机模式下，字选择周期可配置 注 可提供主机时钟输出 目 录 I2S简介 1 2 I2S工作原理 3 I2S基本操作 4 I2S之DMA I2S数据传输时序 SCK WS SDA MSB LSB 字n-1 右声道 字n 左声道 字n+1 右声道 MSB 第二个下降沿开始数据传输 优先传输高位 采样周期 LPC1700系列Cortex-M3支持I2S标准的数据传输时序。时序有以下特点： 1、优先传输MSB； 2、WS上的电平改变后，数据在发送时钟的下一个下降沿开始传输。 立体声模式下，WS为低时发送左声道数据，为高时发送右声道数据。单 声道模式下，WS为低时发送一次，WS为高时再发送一次。 数据发送、接收过程 I2STXFIFO 8字的发送FIFO 发送移位 寄存器 I2STX_SDA 在发送数据过程中，发送的数据首先保存到发送FIFO中，发送移位寄存器会从发送FIFO中获取数据，并通过I2STX_SDA引脚发送出去。 DATA 写入到 FIFO 数据流 I2S接口含有一个8字的接收FIFO，用来作为接收缓冲区，缓冲区中的数据只能够通过寄存器I2SRXFIFO来获取， I2SRXFIFO 8字的接收FIFO 接收移位 寄存器 I2SRX_SDA 数据流 DATA I2S发送/接收FIFO的操作与UART、SSP等发送/接收FIFO操作一样，数据与串行时序之间通过移位寄存器转换。 I2S数据发送 多个数据字发送按照先低后高，较低地址的数据字先发送的原则。 在数据字内部按照先高后低，较高地址的数据位先发送的原则。 0x12 0x34 0x56 0x78 先发送低地址数据字 0 0 0 1 0 0 1 0 先发送数据字的高位 78 56 34 12 7~0 15~8 24~16 31~25 例如数据的存储形式如下： 利用广州致远电子有限公司开发的逻辑分析仪LA2532抓取数据传输过程如下： 目 录 I2S简介 1 2 I2S工作原理 3 I2S基本操作 4 I2S之DMA I2S基本操作 LPC1700系列Cortex-M3微控制器的I2S基本操作可分为以下五个步骤： 设置位速率 设置I2S工作模式 发送或接收数据 设置I/O连接到I2S 设置主时钟频率 设置主时钟频率 发送/接收主时钟速率TX_MCLK/RX_MCLK利用小数波特率发生器把PCLK经过分频得来。 T/RX_MCLK=FPCLK×(X/Y)/2 小数波特率发生器 分频