数字系统测试与可测性设计基础 论文.docxVIP

《数字系统测试与可测性设计基础》结课论文题目：基于边界扫描技术的可测性设计作者：许晗041110204 摘要：随着科技的不断发展，集成电路的规模不断增大，芯片的测试与可测试性的重要性日益凸显。本文先简要地介绍了超大规模集成电路可测性，接着以边界扫描技术为着重点，探讨了边界扫描技术的基本结构和工作过程，最后通过对IEEE 1149.1等标准的分析，介绍了边界扫描技术的未来发展。关键词：超大规模集成电路，边界扫描技术，测试性设计1 引言VLSI，即超大规模集成电路，其工业制造随着科技的迅猛发展，已经达到一个前所未有的高度：在一个小小的芯片上集聚着上百万甚至是过亿的晶体管，而在芯片内的时钟脉冲信号的频率也是不断提高，大大超过了1GHz。但是，缩小的体积以及提高的频率带来的问题也接踵而至。首先，自动测试设备的发展已经很难跟上芯片发展的脚步。其次，测试成本也是一项令人头痛的问题。因此，为了保证芯片的可靠性，测试是必不可少的，而可测性设计至关重要。VLSI可测性设计是通过在电路中增加一些物理结构，使得该设计具有“容易被测试”的特性，并使其能够实现高质量的制造测试的方法的总称。可测性设计的目的，不仅仅是测试矢量自动生成和故障覆盖率的提高，也不仅仅是为了某种类型测试设备的需要。可测性设计的意义在于它以尽可能小的代价获得尽可能高的测试质量。2 数字系统的可测性设计可测性是一种使电路容易被测试的特性。通过可测性度量，一方面可以指导IC设计者做可测性设计，另外一方面对测试生成和故障覆盖率分析也有帮助。可测性设计应有以下的功能：改善电路内部的可测性；增加电路内部模块的可隔离性；完成一定的测试任务；提供的是访问机制；适应系统测试的需求等等。数字系统可以简单地看作是数字逻辑电路与嵌入式存储器的组合，它所面临的测试问题在于嵌入式存储器、存储器阴影逻辑和多时钟等。作为一个自顶向下的正向设计，在设计流程的较早阶段，可测性设计的设计者就要考虑上述测试问题。常用的数字系统的可测性设计技术室自测技术和扫描设计。处于板级测试的需要，在芯片中还可以运用边界扫描技术。边界扫描设计是JTAG组织提出的一项可测性设计技术。它由TAP控制器、旁路寄存器、ID寄存器、指令寄存器和便捷扫描单元等结构组成。3 边界扫描技术 尽管测试及可测性射界的方法与概念课扩展到板级或系统级，但是板级与系统级的测试不仅是对单个IC或模块的测试问题，还有IC之间或PCB之间连接的测试问题。这种情况下电路测试就更加复杂。再加上板级测试一般采用带有专用夹具的测试器通过单个I/O脚来完成，随着板上元器件数量的日益增多及表面贴片技术的广泛应用，测试的难度也越来越大。 解决这些问题的一个方法就是把扫描路径法扩展到整个板级或系统级，即为边界扫描法。3.1 基本结构 在边界扫描设计中，绩点的每个IO引脚都接入一个寄存器，这些寄存器串起来组成一个移位寄存器，即边界扫描通路。IEEE Std 1149.1标准要求每个IC芯片提供5个引脚（其中第五个引脚TRST是选用的）让测试器访问边界扫描电路和其他DFT电路。这五个引脚是：供测试电路用的时钟（TCK），测试模式选择（TMS），测试数据输入（TDI），测试数据输出（TDO），可选用的测试复位信号（TRST）。 IEEE Std 1149.1 使用TCK的两个时钟沿，TMS和TDI在TCK的上升沿被采样，TDO在TCK的下降沿变化。3.1.1 测试访问TAP及控制器 TAP（test access port）控制器是一个16状态的状态机，产生时钟信号和各种控制信号，从而使指令或测试数据移入相应的寄存器，并控制边界扫描测试的各种工作状态。3.1.2 指令寄存器IR 指令寄存器连在TDI和TDO之间，每一个指令寄存器单元都有一个移位寄存器和一个并行输出的锁存器，移位寄存器保存经指令器传送的指令位，而并行输出的锁存器则保存当前的指令位。 JTAG标准规定指令飞卫强制性和可选性指令，或者公用和专用指令。公用指令有采样/预加载、外测试、旁路、内测试和用户码等指令。芯片初始化后的指令一般可设为旁路指令。3.1.2 测试数据寄存器组TDR 测试数据寄存器组包括边界扫描寄存器和旁路寄存器。边界扫描单元的作用是加载测试向量并捕捉测试响应。在Shift_DR模式，移入新的测试向量；在Up-date_DR模式，加载测试向量到单元的数据输出端。而旁路寄存器是一个直接连接TDI和TDO的寄存器。当测试不需要扫描该器件时，可以选择使用旁路寄存器。在Shift_DR模式下，数据直接从TDI传送到TDO。3.2 工作方式 利用边界扫描技术，可以对芯片的内部故障、电路板的互连以及相互影响进行全面的测试，通过加载指令到指令寄存器来选择不同的工作方式。3