第九章 时序逻辑电路.pptVIP

第9章 触发器和时序逻辑电路 第9章 触发器和时序逻辑电路 触发器 能够记忆一位二值量信息的基本逻辑单元电路称作（双稳态）触发器； 触发器的触发方式是指时钟CP在什么时刻可以使触发器的状态发生变化。一般分为电平触发和边沿触发； 电平触发有高电平触发和低电平触发两种； 边沿触发有上升沿触发和下降沿触发两种。 ●识别触发器触发方式 在触发器逻辑符号图的CP端有不同标记 9.2 双稳态触发器 双稳态触发器 触发器包含三种不同功能的输入端 1.直接置位SD、复位端RD；小圆圈表示触发信号时低电平有效； 2.时钟脉冲输入端C，用来控制触发器触发翻转（或状态更新）； 3.数据输入端：触发器状态更新的依据。 一、R－S 触发器 二、主从JK触发器 主从JK触发器 D触发器 四、触发器逻辑功能的转换 9.3 寄存器 一、数码寄存器 二、移位寄存器 9.4 计数器 一、二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 二、十进制计数器 例:分析图示逻辑电路的逻辑功能，说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 9.5 时序电路分析 根据给定的时序逻辑电路图，在时钟和输入信号作用下，分析电路状态及输出的变化规律，从而确定电路的逻辑功能。 例题 时序电路图中，触发器Q0Q1Q2的初始状态为“100”，请画出脉冲控制下的Q0Q1Q2的波形图。 时序电路如图所示，各触发器的初始状态由按键设置。分析此逻辑图完成的是何种类型的计数器。 写出各触发器输入端J、K的逻辑表达式填入表中 列出逻辑电路的状态表 分析逻辑电路的功能 9.6 555定时器及其应用 1. 由555定时器组成的多谐振荡器 结论：无稳态触发器 C 1 2 3 4 Q1 Q2 Q0 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1. 异步二进制加法计数器 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器来 一个脉冲就翻转 变化一次。每个 触发器由 1变为0 时，要产生进位 信号，这个进位 信号应使相邻的 高位触发器翻转。 1 0 1 0 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次。 清零 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 三位异步二进制加法计数器 在电路图中J、Ｋ悬空表示J、K=1 下降沿 触发翻转 每来一个C翻转一次 当相邻低位触发器由1变 0 时翻转 异步二进制加法器工作波形 2分频 4分频 8分频 每个触发器翻转的时间有先后，与计数脉冲不同步 C 1 2 3 4 5 6 7 8 Q0 Q1 Q2 2. 同步二进制加法计数器 异步二进制加法计数器线路连接简单。 各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快，但接线较复杂。 同步计数器组成原则: 根据翻转条件，确定触发器级间连接方式—找出J、K输入端的连接方式。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2