同步FIFO原理剖析.docVIP

一、同步FIFO的意思是说FIFO的读写时钟是同一个时钟，不同于异步FIFO，异步FIFO的读写时钟是完全异步的。同步FIFO的对外接口包括时钟，清零，读请求，写请求，数据输入总线，数据输出总线，空以及满信号。下面分别对同步FIFO的对外接口信号作一描述： 1．? FIFO的读和写，上升沿有效； 2．? FIFO被清空； 3．? FIFO写入数据； 4．? FIFO中读取数据； 5．? FIFO中； 6．? FIFO中被读出并放到数据输出总线上； 7．? FIFO中没有任何数据，全部为空； 8．? FIFO已经满了，没有空间可用来存贮数据。 使用VHDL描述的FIFO将以上面的接口为基础，并且可以参数化配置FIFO的宽度和深度。 二、 同步FIFO内部通过控制电路和RAM实现，控制电路主要包括写指针管理电路，读指针管理电路，以及FIFO状态判断电路，对于同步FIFO来讲，读和写的指针管理电路实际上就是二进制计数器。 现在的FPGA都具有Block RAM，通过VHDL描述可以对其进行调用，为了能够实现任意深度和宽度的FIFO，那么在用VHDL描述RAM的时候需要使用generic使得RAM的调用能够参书化。同样，对于读写指针计数器，也需要参数化的描述方法。 下面主要对FIFO的状态判断如何判断进行一些说明。假设宽度任意而深度为8的FIFO，当读指针read_pointer和写指针write_pointer的值一样的时候，很显然，这时FIFO的状态为空。比较麻烦的是对FIFO是否已经满的状态的判断，因为存在两种情况，第一种情况时写指针write_pointer比读指针read_pointer大，比如writer_pointer = 7而read_pointer = 0，还有一种情况时写指针writer_pointer比读指针read_pointer小，比如writer_pointer = 2而read_pointer = 3。由于读写电路在循环的读写RAM，所以在上面的两种情况下FIFO实际上都已经满了。那么如何对读写指针的判断比较容易的得出FIFO已经满了，同时这样的判断电路还要容易参数化？第一种情况下，write_pointer – read_pointer = 7，实际上就是FIFO深度减一，第二种情况下，(write_pointer + 8) – read_pointer = 7,也是FIFO深度减一。从上面的讨论就可以很容易进行判断FIFO状态了，假设FIFO的深度用depth表示，则FIFO状态判断用伪码表示如下： 1．? Empty If writer_pointer = read_pointer FIFO is empty; Else FIFO is not empty; End if; 2. Full状态判断： If writer_pointer read_pointer If write_pointer – read_pointer = depth FIFO is full; Else FIFO is not full; End if; Else If write_pointer – read_pointer = 1 FIFO is full; Else FIFO is not full; End if; End if; 下面的框图主要描述同步FIFO的内部结构，画出框图有助于对电路结构的理解，同样也有助于RTL代码的编写 三、 用于实现FIFO的RAM必须是真正意义上的双口RAM，也就是读写可以同时进行的，以前只是用VHDL描述过单端口的RAM，双口RAM还没有描述过，不过曾经看到过Xilinx FPGA/CPLD的开发工具ISE的Core Genertor好像提供双口RAM的软核，所以我想用HDL语言也就应该可以描述从而调用双口RAM，这个等到具体写双口RAM的RTL代码的时候再研究。还有一个问题就是FIFO的读写请求控制信号必须要控制FIFO读写指针的产生电路，只有读写信号信号有效的时候，FIFO读写指针才能是有效的，负责是无效而且要保持不变，这个容易理解。 今天，就先完成写指针产生和管理电路的RTL代码吧，其实很简单，就是一个二进制计数器。下面就是VHDL的代码，大家看看有没有什么问题。 ----------------------------------------------------------------------------------------------------------- -- Designer : skycanny -- Date : 2007-2-2 -- Descri