小步进全相参毫米波频率源研究.pdfVIP

200 5’全国微波毫米波会议论文集 小步进全相参毫米波频率源 姚鸿飞徐锐敏 (电子科技大学电子工程学院成都610054) 摘要本文研制出一种小步进全相参毫米波频率源。本振部分，对DDS、参考分频比、环路 分频比进行三重调节，抑制了DDS杂散，提高了频率分辨率；发射部分采用二次混频电路， 避免了调谐电压预置，简化了电路，并保证了发射信号和本振信号之间相位同步、频差恒定。 杂散-60dBc，跳频时问15us。 关键词毫米波频率源DDS+PLL相参 l、引言 毫米波雷达具有角分辨率高、频带宽(易采用脉冲压缩等技术)、保密性强、多普勒频移 大和系统体积小等优点，已得到广泛应用。一般要求其频率源具有全相参、低相噪和低杂散 等特性，从而改善雷达在强杂波背景下的动目标显示能力；同时为对抗有源干扰，还要求其 频率源具有快速跳频能力。因此，研制优质毫米波频率源已成为改进毫米波雷达系统性能的 关键任务之一。 直接式频率合成是获得高性能毫米波频率源的一个重要方式，但是它体积大，设备复杂， 杂散也较大。数字锁相频综单片出现以来锁相式频率合成得到迅速发展，但是当需要窄步进 时，环路带宽需要降低，致使锁定时间太长，不能满足快速跳频的要求。DDS的出现恰好可以 弥补这一缺陷，但是它输出频率上限太低，宽带杂散较大。 因此我们考虑将3种频率合成方式结合起来，得到窄步进捷变频低相噪的毫米波相参信 号。 2、设计原理 2．1DDS杂散的抑制 DDS输出杂散信号一般分为相位截断杂散、幅度量化杂散和DAC非线性杂散…。用它驱动锁 大杂散点。 对于带外杂散，我们选用杂散较低的AD9956，主要考虑DACqE线性引入的谐波混叠杂散， 我们期望该杂散能够被环路滤除，要求 “ 五鱼丛二!Q鱼。(BL为环路带宽) 为烨忸fddsmin(氏一～一一 三+1 三 落在环路带宽(500KHz)外。在DDS输出后加带通滤波器进初步滤除，锁相环路进行第二步滤 除。 参考信号很纯时，DDS带内杂散主要由DDs相位截断杂散和幅度量化杂散引起。AD9956输 1091 2005’全国微波毫米波会议论文集 出杂散转化到毫米波信号上为 一89+20109(N。。／R。，，)+20log(M一)=一68．1dBc，满足一60dBc的指标要求。 2．2系统的相位噪声 系统发射信号带外相噪由VCOz决定，带内相噪基于本振信号相噪之上，合理选择环路2 分频比，使得带内相噪由本振信号相噪决定，因此可以仅考虑本振支路相噪。 建立起本振环路的相位噪声模型如图1。“。其中，①。为基准振荡器的相位噪声，①㈣．。、 ①叭。分别为R-分频器和N，分频器引入的相位噪声，①删，。、①忆。为倍频器及混频器引入的相位 噪声，Vm。、V嘶分别为鉴相器和环路滤波器引入的噪声电压。由于上述各种噪声是统计独立的， 并且强度均比较弱，应用叠加原理，可得输出相位噪声功率谱密度 中如(DmI巾m。 图l系统本振支路相位噪声模型 ％一／1：j仁妙)．∽坞)2+‰∥)+B渺畴+‰∥)十‰，∽+垒』2孝攀卜2卜uwl2l懈 l塌。，(州1一H(J硼l’ … 结合(1)式考查各器件的相噪贡献H1，可知参考晶振的相噪决定了毫米波输出信号的相 噪，为一83dBc／Hz@1kHz，一93dBc／Hz@10kHz。 2．3环路参数确定及系统跳频时间 系统中，DDS跳频时间在ns量级，主要考虑环路锁定时间。两环同时开始锁定，取两环 路参数一致，则系统跳频时间大致为本振环路的锁定时间。 为提高Vt及抑制鉴相杂散，采用预滤波的有源三阶环路滤波器。兼顾带外杂散抑制，环 路带宽取为500KHz，各元件值如图2，仿真环路一锁定时间lOus晦。，如图3。 实际系统中采用高速单片机，跳频前预先置数，各器件频率