12翻1小时计数器设计.docVIP

广 西 工 学 院 电子技术 课程设计任务书 课题名称 12翻１小时计数器设计 系 别 信息与计算科学系 专 业 _电子信息科学与技术_ 班 级 _____ 学 号 ____ 姓 名 ______ 指导教师 _ 2009年09 月12 日 数字电子技术课程设计报告 摘要: 数字电子技术课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字 ...数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求 （1）设计指标 ① 时间以12小时为一个周期；  按照“01-02-03-……-11-12-01-02……”显示① 画出电路原理图（或仿真电路图）；  元器件及参数选择； 电路仿真与调试； PCB文件生成与打印输出。 。 三、元器件  1. 四连面包板（编号A45） 1块3. 74LS90? 4. 74LS192 5. 74LS00 6. 74LS04 7. 555集成芯片?????????? 1片 8．共阴八段数码管个 四、数字电子钟的基本原理 1．数字钟的构成  数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。如图1所示，整个数字钟由振荡电路时间计数电路秒脉冲产生电路产生的脉冲送入计数器，计数结果通过译码器显示时间。 图1总接线元件布局简图 3. 各个功能模块原理（1）振荡器（秒脉冲发生电路） 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。我们这里精度要求不是很高，所以采用由集成电路定时器555与RC组成的多谐振荡器。如图2所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。 图2 秒脉冲发生电路 （2）分频电路 由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。如图3所示。 图3 分频电路 （3）显示部分 显示译码器可选用74××48/248等。译码器对8421BCD码的计数器进行译码输出，驱动七段数码显示器显示1位计数。74××48的输入端和计数器的对应输出端相连，输出端和七段显示器的对应端相连，74LS48为输出高电平有效，适宜驱动共阴极数码管。 因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。 六、总结 1.实验过程中遇到的问题及解决方法 （1）.七段显示器与七段译码器的测量 把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示