DDR+SDRAM控制器高效率响应实现研究.pdf

2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 DDR SDRAM控制器高效率响应实现 吴艳芳1‘2 刘声雷1 (1合肥工业大学理学院，安徽合肥230009 2宁波中科集成电路设计中心，浙江宁波315070) 摘要：DDRSDRAM控制器的一个作用就是接受、协调并传递外来读写请求。特别是当 外部有多个模块需要使用DDRSDRAM时，为了达到更高的使用效率，协调各请求的工作 就特别重要了，在本设计中，这部分工作是由控制器的Arbiter模块完成，本文主要说 明的是为了在FPGA上实现而作的Arbiter模块。 关键词：DDRSDRAM；内部存储体；FPGA实现；状态机 DDR Abstract：Onefunctionofthe SDRAMcontrolleriSreceiving，arbitrating and thereadorwrite formexternaluser。Inordertoreach transporting requests incaseofmulti—usersthe of isvital． highperformance operationsarbitrage Inthis are Arbitermodule．The design，thearbitrageoperationscompletedby maincontentofthiSarticleiSto howto thiSArbitermodule explainimplement basedonFPGAverification． Keywords：DDRSDRAM，bank，FPGArealization，state—machine 引言： 面数据传输上，它在时钟信号的上升沿与 DDRSD鼬M(DoubleData Rata 下降沿F均可进行数据处理，使数据传输 RandomAccess SynchronousDynamic 率达到SDRAM的2倍。至于寻址与控制信 Memory)高容量和快速度的优点使得它获号则与SDRAM相同，仅在时钟上升沿传送。 得了广泛的应用，这里我所做的主要工作 此外，它的标准是4个内部存储体以减少 是在音视频解码时所用到的DDRSDRAM控时延(随机存取访问的建立时间)；DOS 制器中对外部读写请求进行协调。 指针在读周期由DDR发送，而在写周期由 控制器发送，它应用于对齐数据。输入输 正文 出数据均参照DQS信号；DDRSDI础以差 DDR SDRAM是建立在SDRAM基础之上，动时钟信号工作，以使噪音干扰最小；芯 容量和速度有了提高，首先，它使用了更 片中包括一个数据锁向环以帮助锁定和调 多的先进的同步电路，其次，它使用延时 整内部时钟。 锁定回路提供一个数据滤波信号，当数据 DDRSDRAM控制器需要接受外部对DDR 有效时，存储器控制器可使用这个滤波信 SDRAM的读写请求，在不同的请求之间协 号精确定位数据，每16位输出一次，并且 调，根据请求对DDRSDRAM写入命令，完 同步来自不同的双存储器模块的数据。 成对DDRSDRAM读写时的总线仲裁，解释 这次设计中所使用的DDRSDRAM是三命令，时序分配等任务。 星公司的型号为 K4D261638F图1所示为DDRSDRAM控制器的总体 2MX