电子设计自动化技术张鹰微固学院Email href=mailtozhangyin.pdfVIP

电子设计自动化技术张鹰微固学院Email href=mailtozhangyin.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子设计自动化技术张鹰微固学院Email href=mailtozhangyin

电子设计自动化技术 张鹰 微固学院 Email: zhangyin@uestc.edu.cn 课程内容安排: 了解数字集成电路的结构特点 掌握常用 EDA 工具的基本使用方法 掌握 VHDL 的基本语法和主要编程要点 掌握常用数字单元电路的 VHDL 设计 了解数字集成系统的基本设计方法 教材:Digital Design—Principles Practices 第三版 John F.Wakerly 高等教育出版社 (2001) (节选相关内容) 参考书: 现代电子技术—VHDL 与数字系统设计 杨刚 龙海燕 电子工业出版社(2004) VHDL 数字电路设计教程 [巴西]Volnei A.Pedroni 著 乔庐峰 王志功 等译 电子工业出版社(2005) 考核方式: 内容:基本概念与基本功能器件的设计编程 方式:平时作业与试卷相结合 平时作业 30% 考试试卷 70% 概述 数字集成电路的发展 自 20 世纪 60 年代以来遵循摩尔定律,每 1.5 年集成度与速度提高一倍。 从简单的门电路到复杂的数字系统,系统复杂程度急剧提高。 SSI (1—20gates) 基本单元组合 (P.13) MSI(20—200) 简单功能电路:译码器、数据选择器、寄存器、计数器 LSI(200—20 万) 小规模系统组件:存储器、微处理器、可编程逻辑器件 VLSI(可达上亿) 大规模系统组件或小型系统 数字集成电路的设计特点 电路复杂程度高,开发时间长; 必须分层次进行开发设计:TOP-DOWN 系统设计 系统描述:芯片功能、性能、成本、尺寸等 功能设计 功能级描述:功能框图、时序图等 逻辑设计 逻辑描述:逻辑电路图 电路设计 电路描述:电路图、门级网表 版图设计 版图网表 芯片制造 封装测试 目标:短周期、低成本、高性能 方案:层次化模块化、标准化、EDA 工具 硬件描述语言(HDL) 采用文本形式进行程序设计,包含许多具有硬件特征的语句,主要用于描 述数字系统的结构、功能、行为和接口,能够支持电路硬件的设计、验证、综 合和测试;设计与具体工艺无关,适合于多层次大规模设计,具有良好的开放 性和并行设计能力、便于交流保存共享。 数字集成电路的设计简例 4 位加法器的设计 可以采用 4 个全加器构成串行加法器 例题程序: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity add4 is port (a,b: in std_logic_vector( 3 downto 0 ); ci : in std_logic; s : out std_logic_vector(4 downto 0)); end add4; architecture dat of add4 is signal c: std_logic_vector(2 downto 0); component fa is port (a,b,ci: in std_logic; s,co : out std_logic); end component; begin u1:fa port map (a(0),b

文档评论(0)

zijingling + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档