实验三 R指令设计实现.docVIP

实验三 R指令设计实现 实验目的 通过实现R指令的数据通路，理解R指令的工作原理，为进一步实现核心指令集的数据通路打下基础。 实验设备 装有ISE10.1的PC机一台 EDK-3SAISE实验箱一台 实验内容 1、用verilog描述MIPS通用寄存器组，并进行功能仿真 2、用verilog描述MIPS的R指令数据通路，并进行功能仿真 3、将R指令数据通路加载到实验箱运行。要求6位Func码的低4位由拨动开关输入；寄存器号rs的低4位用4位拨动开关输入；寄存器号rt、td的低4位相等，用4位拨动开关输入；reset信息用拨动开关输入。ALU运算结果的低12位输出到12位led指示灯上显示。 实验报告格式 实验目的 实验设备 实验内容 模块代码 功能仿真测试代码 功能仿真测试时序图 实验小结 参考资料 一、MIPS通用寄存器组 MIPS通用寄存器组包含32个32位的通用寄存器，其中0号通用寄存器存储常量0。寄存器组有两个只读端口和一个只写端口，写操作在时钟上升沿触发，且可控制是否写。寄存器组模型示意图如下： 二、R指令数据通路 R类型指令主要执行寄存器间的算术逻辑运算，原理图如下。从指令中取得源寄存器号，在寄存器组中读出相应内容，送到ALU计算，并将结果写回到寄存器中。ALU的控制通过指令中的功能字段实现。 R指令格式及编码如下： R指令码示例 寄存器名与寄存器号的对应关系 三、12位LED灯 四、12位拨动开关 五、独立的1位拨动开关 六、时钟源 实验箱提供40MHz的时钟信号，从FPGA的P9引脚输入。必要时，可对时钟信号做分频操作。将40MHz时钟信号送给计数器计数，则每秒可计数10,0110,0010,0101,1010,0000,0000B次，将计数器的第25位输出做为时钟信号，则可以得到频率约为1秒的时钟。 module ReduceFreq(clkin,clkout); input clkin; output clkout; reg [25:0] counter; always@(posedge clkin) counter=counter+1; assign clkout=counter[25]; endmodule