实验六：时序逻辑电路的应用.docVIP

下载本文档

50
0
约1.04千字
约 7页
2018-01-18 发布于河北
举报
版权申诉

实验六：时序逻辑电路的应用.doc

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验六：时序逻辑电路的应用

数字电路实验报告姓名：班级：学号：同组人员：实验四：时序逻辑电路的应用一、实验目的：实现序列Y=001100111（使用74LS161，74LS00）；实现十分频且占空比为50%（使用74LS161，74LS00）。实验原理： 74LS161为二进制同步计数器，具有同步预置数、异步清零以及保持等功能。图 1 当＝0（输入低电平），则不管其他输入端（包括C端）状态如何，四个数据输出端QA、QB、QC、QD全部清零。当＝＝1，＝＝1时，则对计数脉冲C实现同步十进制加计数；当＝＝1时，只要和ENP中有一个为0，则不管C状态如何（包括上升沿），计数器所有数据输出都保持原状态不变。因此，和应该为计数控制端，当它们同时为1时，计数器执行正常同步计数功能；而当它们有一个为0时，计数器执行保持功能。Q3 Q2 Q1 Q0 Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 由左边的表格观察很容易得到:Y= ，结合74LS161电路的特点，当Q3Q2Q1Q0 =1001时必须清零，将接回到端，实现清零，即可得到结果。实现十分频且占空比为50% 列真值表如下： Q3 Q2 Q1 Q0 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 由左边表格得到：要实现十分频，正好可以从0011到1100，当Q3Q2Q1Q0 =1100时进行置数，将D3D2D1D0接成0011。由上表得到Y=Q3，接回端实现置数。三、实验内容实现序列Y=001100111的电路图如下：实现十分频且占空比为50%的电路图如下: 实验结果实现序列Y=001100111 实现十分频且占空比为50% 实验总结逻辑电路的设计过程设分灵活，通过列真值表观察其值的变化非常有效；不仅要仔细了解各种基本电路的功能和原理，更重要的是能用它们组合起来实现一定的功能。数字电路实验报告 1