数字电路设计课件第五讲常用组合、时序逻辑电路的VHDL描述.ppt

第五讲 常用组合、时序逻辑电路的 VHDL描述 译码器与编码器设计 数码转换电路设计 比较器设计 数据选择器设计 只读存储器设计 三态与双向接口设计 算术逻辑单元（ALU）设计 七段LED显示译码器设计 先进先出（FIFO）缓冲器设计 键盘扫描及抖动消除电路设计 状态机设计 编码器 编码器常常运用于影音压缩或通信方面。 BEGIN Sel = EN X ;--将EN、X7、X6、…X0合并以简化程序 WITH Sel SELECT Y= 000 WHEN 100000001 , 001 WHEN 100000010 , 010 WHEN 100000100 , 011 WHEN 100001000 , 100 WHEN 100010000 , 101 WHEN 100100000 , 110 WHEN 101000000 , 111 WHEN 110000000 , 000 WHEN OTHERS ; END a ; 编码器 根据真值表，利用With…Select语句或Case…When语句或When…Else语句来设计——查表法 根据逻辑函数式，使用并行直接赋值语句实现。（真值表——卡诺图化简—