MAX+PlusII实验教程PPT.pptVIP

MAX+PlusII 使用概述 南京工程学院 朱昊 第一章 MAX+PlusII概述 1.1 MAX+PlusII的特点 支持多种输入方式 支持原理图、Verilog HDL、VHDL、AHDL和波形图等输入方式 与器件结构无关 支持Classic、MAX、FLEX、ACEX1k器件的开发 界面接口开放 支持Cadence、Synopsys、Mentor Graphics、Synplicity、OrCAD等公司的EDA工具接口 支持多操作平台 高度集成化 1.2 MAX+plusII的安装与卸载 License设置 点击Option/License Setup出现图示对话框 Licensed Features：已授权功能 Unlicensed Features：未授权功能 License File or Server Name：License文件选择 1.3 MAX+plusII设计流程 1.3 MAX+plusII设计流程 硬盘上创建目标文件夹，在MAX+plusII界面下无法建立新文件夹 1.3 MAX+plusII设计流程 保存文件。图形文件不需修改后缀。文本文件需要将后缀改为vhd。 1.3 MAX+plusII设计流程 设定器件。Assign/Device 1.3 MAX+plusII设计流程 为功能仿真而编译项目。 MAX+plusII/Compiler或单击 出现下图界面 1.3 MAX+plusII设计流程 功能仿真。 建立波形文件并保存 添加IO引脚 Node/Insert Node… 设置网格 File/End time…和Options/Grid Size 输入波形 仿真 1.3 MAX+plusII设计流程 第二章 设计输入 2.1 原理图输入 MAX+plusII元件库 2.1 原理图输入 对于集成元件，双击之可以编辑内部结构，右键单击，选择Edit Ports/Parameters可更改引脚名称 元件复制：Ctrl＋拖曳 水平、垂直翻转：右键单击，选择Flip Horizontal 或Flip Vertical 顺时针旋转：Edit/Rotate 2.1 原理图输入 总线绘制：总线名与分支名必须一一对应 第三章 设计进阶 3.1 MAX+plusII环境设置 用户库设置 Options/User Libraries 3.1 MAX+plusII环境设置 参数设置 Options/Preferences 3.2 MAX+plusII的文件系统 .gdf：图形设计文件 .tdf：AHDL语言输入文件 .vhd：VHDL语言输入文件 .v：Verilog语言输入文件 .scf：波形文件 .wdf：波形文件 .acf：保存项目的资源、配置等信息 .cnf：编译网表文件 .pof：编程器下载目标文件 .sof：在线配置SRAM目标文件 3.3 使用LPM参数化模块库 建立图形文件后打开mega_LPM库 选择lpm_add_sub出现属性对话框 3.3 使用LPM参数化模块库 建立图形文件后打开mega_LPM库 选择lpm_add_sub出现属性对话框 3.3 使用LPM参数化模块库 单击help on LPM_ADD_SUB了解引脚及参数意义 对于无符号8位加法器，可设置参数如下 3.3 使用LPM参数化模块库 设置完毕添加IO端口。IO端口名可与模块端口名不同，但宽度必须相同。 当IO端口未与模块端口相连时，模块端口需引出并添加信号（节点）名，且信号名称需与IO端口一致 第四章 项目编译 4.1 编译过程 编译器网表提取器 数据库建立器 逻辑综合器 分割器 适配器 时序仿真网表提取器 装配器 4.2 器件选择 EPM7128SLC84-15的命名规则 M：MAX系列 7***S：7000S系列 128：128个宏单元 L：PLCC封装 C：商用级 0～70℃（I：-40～85℃ M：-55～125℃） 84：84个引脚 15：速度等级为15（tPD1=5ns） 4.2 器件选择 器件设置 4.2 器件选择 Auto Device Device Options 4.2 器件选择 Migration Device Selection Edit Chips 4.3 器件引脚分配 平面图编辑 MAX+plusII/Floorplan Editer 或 Layout/Current Assignments Floorplan Layout/LAB View Layout/Device View 4.3 器件引脚分配 4.3 器件引脚分配 菜单编辑 Assign/Pin/Location/Chip Pin功能：设置引脚 Location功能：可以把一