基于IP_Core的Block_RAM设计修改稿.pptVIP

7.4 基于IP Core的Block RAM设计 7.4 基于IP Core的Block RAM设计 本节介绍基于IP Core的Block RAM设计，由于Block RAM属于特殊结构，使用Xilinx公司提供的IP Core是比较方便的，而且灵活、高效、不容易出错（IP Core的使用请见3.1.4节）。 7.4.1双端口块RAM（Dual-Port Block RAM） 双端口RAM的特性 Virtex、Virtex-E、Virtex-II、Virtex-IIPro、Spartan、Spartan-II、Spartan-IIE和Spartan-3系列的FPGA都嵌入了Block RAM。 支持所有3种Virtex-II写模式 :Read-After-Write、Read-Before-Write和 No-Read-On-Write（只适用于Virtex-II和Spartan-3） 支持RAM和ROM功能。 支持1到256BIT的数据端口宽度。 根据选择的不同结构，支持1到2M字的存储深度。 支持ROM功能，两个端口可以同时对一个地址的数据进行读操作。 支持RAM功能，两个端口可以同时对不同的地址进行写操作，或者对同一地址进行读操作。 两个端口是完全独立的。 支持A、B端口的不对称配置。 支持CORE设计或者使用SelectRAM+ 、 SelectRAM-II 库原