Stratix10器件，高速信号接口布局设计指南-Altera.PDFVIP

Stratix 10 器件，高速信号接口布局设计指南 订阅 AN-766 | 2017.05.08 反馈 官网最新文档：PDF | HTML 内容 内容 Stratix 10 器件，高速信号接口布局设计指南 3 Stratix 10 器件和收发器通道3 PCB 叠层选择指南(PCB Stackup Selection Guideline)6 高速信号PCB 布线的建议9 FPGA 扇出区域设计9 信号分路建议(Signal Break-out Recommendations)9 FPGA 扇出区域布线建议 16 AC 耦合电容布局和优化指南 28 CFP2/CFP4 连接器电路板布局设计指南35 CFP2 主机连接器，模块装配和管脚分配 35 CFP4 主机连接器，模块装配和管脚分配 35 建议的CFP2/CFP4 连接器上的PCB 设计指南37 CFP4 设计实例和优化性能40 QSFP+/zSFP/QSFP28 连接器电路板布局设计指南 53 QSFP+模块装配和管脚分配53 QSFP+/zQSFP/QSFP28 通道的建议PCB 设计指南 55 建议的QSFP+信号布线56 QSFP28 实例设计和性能优化57 SMA 2.4-mm 布局设计指南62 SMA 2.4 mm Molex®连接器组装62 使用2.4 mm 连接器的通道的PCB 设计指南 63 2.4 mm 实例设计性能 70 Tyco/Amphenol Interlaken 连接器设计指南 72 连接器信号和管脚分配72 电气规范 82 CFP2/CFP4/QSFP+/QSFP28/zQSFP/SMA 2.4 mm 的CEI 28 极短距离(VSR)规范 82 Interlaken 接口规范 82 当前版本的文档修订历史84 先前版本的文档修订历史 84 Stratix 10 器件，高速信号接口布局设计指南 2 AN-766 | 2017.05.08 Stratix 10 器件，高速信号接口布局设计指南 此高速信号接口设计指南可帮助您对高达28 Gbps 的高速信号设计最佳的电路板布局。 这些指南基于3D 电路板布局仿真和测量的最新结果。可使用试片(test coupon)来验证本指南中的 方法，并正确评估建议的布局指南。Intel 建议您仔细阅读本指南，并执行预布局和后布局3D 仿 真，以确认您的通道符合规范。 注意: 本应用笔记中的内容是基于当前可用的仿真和测量数据，受制于待定的新数据变更。在未来的修订 中，我们还将重点介绍其他高速接口和背板布局设计指南。 Stratix 10 器件和收发器通道 Stratix 10 器件根据受支持的收发器通道的数量进行区分。下图显示了 Stratix 10 器件F2397B 封装的放大视图。 Intel Corporation. All rights reserved. Intel, the