实验八有限状态机.docVIP

实验名称：实验八 有限状态机设计—用状态机实现序列检测器的设计 学生姓名： 班级： 学号： 一、实验目的及要求: 1)实验目的：学习用状态机实现序列检测器的设计 ；并仿真验证自己的设计项目。 实验要求： 1、习题5-3描述的电路完成对序列。当这一串序列数高位在前（左移）串行进入检测器后，若此数与预置的密码数相同，则输出“A”，否则仍然输出“B” 2、画出状态转换图； 3、写出VHDL语言代码； 4、仿真波形图。 二、实验原理： 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串二进制码后如这组码与检测器中预先设置的码相同，则输出1，否则输出0由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL; ENTITY SCHK IS PORT( DIN,CLK,CLR:IN STD_LOGIC; --串行输入数据位/工作时钟/复位信号 AB:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); -- 检测结果输出 END SCHK; ARCHITECTURE behave OF SCHK IS SIGNAL Q : INTEGER RANGE 0 TO 8 SIGNAL D : STD_LOGIC_VECTOR(7 DOWNTO 0); --8 位待检测预置数 BEGIN D = --8 位待检测预置数 PROCESS( CLK, CLR ) BEGIN IF CLR = 1 THEN Q = 0 ELSIF CLKEVENT AND CLK=1 THEN --时钟到来时，判断并处理当前输入 的位 CASE Q IS WHEN 0= IF DIN = D(7) THEN Q = 1 ELSE Q = 0 END IF WHEN 1= IF DIN = D(6) THEN Q = 2 ELSE Q = 0 END IF WHEN 2= IF DIN = D(5) THEN Q = 3 ELSE Q = 0 END IF WHEN 3= IF DIN = D(4) THEN Q = 4 ELSE Q = 0 END IF WHEN 4= IF DIN = D(3) THEN Q = 5 ELSE Q = 0 END IF WHEN 5= IF DIN = D(2) THEN Q = 6 ELSE Q = 0 END IF WHEN 6= IF DIN = D(1) THEN Q = 7 ELSE Q = 0 END IF WHEN 7= IF DIN = D(0) THEN Q = 8 ELSE Q = 0 END IF WHEN OTHERS = Q = 0 END CASE END IF END PROCESS PROCESS( Q ) --检测结果判断输出 BEGIN IF Q = 8 THEN AB = 1010 ; --序列数检测正确，输出 A ELSE AB = 1011 --序列数检测错误，输出B END IF END PROCESS END behave 一种序列检测器的设计方法，该电路可应用于安全防盗、密码认证等加密场合，以及在海量数据中对敏感信息的自动侦听。电路采用数字系统设计方法，步骤程序化，电路可靠性高。序列检测器是一种能够检测输入的一串二进制编码，当该二进制码与事先设定的码一致时，检测电路输出高电平，否则输出低电平。该检测电路可广泛用于日常生产、生活及军事。