lec05精选.pptVIP

第三章 器 件 课程使用教材《数字集成电路》（第二版）电子工业出版社Jan M.Rabaey 等著 周润德 等译 数字集成电路原理与设计 课程代码： ICE31051 Instructor 授课：胡小平 重庆大学通信工程学院 College of Communications Engineering Chongqing University * 第3章 器 件 * 第五讲主要内容 第五讲 MOS器件 MOS晶体管的动态特性—寄生电容分析 MOS晶体管的寄生电阻 二阶效应和深亚微米效应分析 未来展望 * 第3章 器 件 * MOS 晶体管的动态特性 第五讲 MOS器件 除了MOS结构电容外，其他电容都是非线性的并且随所加电压而变化。深刻理解这些寄生电容对电路设计者至关重要。 * 第3章 器 件 * MOS Structure Capacitances MOS结构电容 t ox n + n + Cross section L Gate oxide x d x d L d Polysilicon gate Top view Gate-bulk overlap Source n + Drain n + W 第五讲 MOS器件 因工艺的原因，栅极和漏、源极之间有重叠部分，形成所谓overlap capacitance这个电容是线性的并且具有固定的值。 单位宽度覆盖电容 * 第3章 器 件 * 截止区 电阻区 饱和区 数字设计最重要的区域是： 饱和区和截止区 栅极至沟道电容 CGC 第五讲 MOS器件 它的幅值和三个部分的划分CGCS CGCD CGCB都是随工作区域和电压而变化的。 工作区域 CGCB CGCS CGCD CGC CG 截止区 电阻区 饱和区 0 0 0 0 0 * 第3章 器 件 * WLC ox WLC ox 2 2WLC o x 3 C GC C GCS V DS / ( V GS -V T ) C GCD 0 1 CGC 与VGS 的关系 (VDS = 0) CGC 与饱和程度 的关系 栅极至沟道电容分布曲线 第五讲 MOS器件 注意：当VGS=VT时，沟道电容值波动较大不稳定，设计者应尽量避免让晶体管工作在此区域。 VT * 第3章 器 件 * 测量栅极电容的大小 第五讲 MOS器件 同样可以看出，当VGS=VT时，栅极-沟道电容跳动较大。 演示文件：measurecap.asc * 第3章 器 件 * Diffusion Capacitance 扩散电容（也称结电容） Bottom Side wall Side wall Channel Source N D Channel-stop implant N A Substrate N A W x j L S 第五讲 MOS器件 需要考虑三个边的结电容和底部的结电容。 * 第3章 器 件 * Junction Capacitance 结电容特征 第五讲 MOS器件 与讨论二极管时的情形完全一样。 底板pn结为突变结 侧壁pn结为缓变结 * 第3章 器 件 * 结电容的线性化 第五讲 MOS器件 用大信号等效线性电容取代非线性电容。等效性表现为在电压摆幅范围内，充放电等效。 需要注意的是MOS器件中pn结的内建电势与二极管pn结的数字有较大的不同。 * 第3章 器 件 * 0.25 mm CMOS 工艺中的典型电容值 第五讲 MOS器件 底板pn结内建电势 侧壁pn结内建电势 此表数据在后续章节中经常用到，在反相器一章有具体例子说明此表数据的用法。 * 第3章 器 件 * MOS管电容计算举例 第五讲 MOS器件 一个NMOS管具有以下参数：tox=6nm, L=0.24mm, W=0.36mm, LD=LS=0.625mm, CO=3x10-10 F/m, Cj0=2x10-3 F/m2, Cjsw0=2.75x10-10 F/m。确定零偏置时所有相关电容的值。 栅氧单位面积电容： 栅极至沟道电容： 栅极总电容： 扩散电容（结电容）：包括底板和侧壁结电容 底板结电容(源漏极相同): 侧壁结电容(源漏极相同): 总的结电容： * 第3章 器 件 * 深亚微米 MOS 晶体管 阈值电压变化 热载流子效应 亚阈值导通情形 寄生电阻 第五讲 MOS器件 * 第3章 器 件 * Threshold Variations 阈值电压变化 L 长沟道器件阈值 阈值与沟长的关系 ( V DS 较低时) V T 第五讲 MOS器件 V T 低 V DS 时的阈值 Drain-Induced Barrier Lo