集成电路课程设计报告20094021215 - 副本.docVIP

北 华 航 天 工 业 学 院 课程设计报告（论文） 设计课题：D触发器版图设计与 Hspice仿真 专业班级：电子信息工程B09212 学生姓名： 赵德志 指导教师： 姚晓琼 王玉峰 设计时间： 2012年6月 北华航天工业学院电子工程系 集成电路设计 课程设计任务书 姓 名： 赵德志 专 业： 电子信息工程 班 级： B09212 指导教师： 姚晓琼 王玉峰 职 称： 讲师 课程设计题目： D触发器版图设计与 Hspice仿真 已知技术参数和设计要求： Micowind设计CMOS D触发器版图 提取Hspice参数 Hspice仿真 所需仪器设备：计算机 成果验收形式：版图，HSPICE仿真 参考文献： 《半导体集成电路》 朱正涌 清华大学出版社 《 Hspice说明文档》 时间 安排 十七周版图设计 十八周Hspice 仿真 指导教师： 姚晓琼 王玉峰 教研室主任： 2012年 6月 日 注：本表下发学生一份，指导教师一份，栏目不够时请另附页。 课程设计任务书装订于设计计算说明书（或论文）封面之后，目录页之前。 ………… ……………………………………………………1 二 方案设计与论证……………………………………………………………2 三 单元电路设计与参数计算…………………………………………………3 3.1. 从机部分电源设计………………………………………………… … 13 3.1.1 开关电源介绍……………………………………………………… 14 3.1.2 TOPSwitch系列芯片工作原理…………………………………… 15 3.1.3 开关电源的电路设计 …………………………… ……………… 16　 四 总原理图及元器件清单 五 安装与调试 （一般分静态调试与动态调试两大内容） 六 性能测试与分析 （要围绕设计要求中的各项指标进行） 七 结论 八 心得体会 九 参考文献 概述 MOS场效应晶体管的核心结构是由导体、绝缘体与构成管子衬底的掺杂半导体这三层材料叠在一起组成的。利用这一结构的作用是在半导体的表面感应出与原掺杂类型相反的载流子，形成一条导电沟道。根据载流子的不同，利用电子作为载流子来导电的为N型MOS管，即NMOS；利用空穴作为载流子来导电的为P型MOS管，即PMOS。利用NMOS和PMOS等不同组合可以组成反相器、与非门等各种CMOS传输门电路。 D触发器主要由CMOS传输门组成的反相器和与非门组成，具有置低电平和置高电平的功能。当CLK为高电平时，传输门TG1导通、TG2截止，此时输出与D输入状态相同。而且，在CLK为高电平的全部时间里Q端的状态始终跟随D端的状态而改变。在CLK回到低电平状态以后，TG2导通、TG1截止。由于反相器G1输入电容的存储效应，短时间内G1输入端仍然保持为TG1截止以前瞬间的状态，而且这时反相器G1、G2和传输门TG2形成了状态自锁的闭合回路，所以Q和Q’的状态被保存下来。若D为高电平，则CLK变为高电平以后触发器被置成Q为高电平，CLK回到低电平以后触发器保持高电平状态不变。若D为低电平，则CLK变为高电平以后触发器被置成Q为低电平，CLK回到低电平状态以后触发器保持低电平状态不变。因其工作在电平触发方式下，所以同样具有电平触发的动作特点。 本次课程设计是设计CMOS传输门D触发器，主要要求如下： 1、利用Micowind设计CMOS D触发器版图； 2、提取Hspice参数 3、利用H spice对电路进行仿真 二、方案设计与论证 由MOS管的特性可以看出，可用CMOS传输门构成D触发器，其逻辑图、电路图如下图（a）、图（b）。当@=1时，传输门TG1导通，TG2截止，因而Q=D。@=0时，TG1截止，TG2导通，这时两个反相器通过传输门TG2构成反馈环，保存了在@=1时输入的信息。此电路最简单的电气设计是选取kN=kP和VTH=VDD/2，最简单的版图布局结构则选取所有器件有相同的宽长比W/L。 单元电路设计与参数计算 用CMOS传输门构成的D触发器由CMOS传输门和CMOS反相器构组成。CMOS传输门是由一个PMOS和一个NMOS并联组成，CMOS反相器是由一个PMOS和一个NMOS共栅极级联而成。注意其中PMOS和NMOS的衬底是分开的，PMOS的衬底接Vdd，NMOS的衬底接地。其对应的电路图和版图分别如图（c）（d）和（e）（f）。