数字电路课件第5章触发器.pptVIP

北京理工大学 信息科学学院 第5章 触发器 §5.1 基本R-S锁存器（R-S Latch） 5.1.1 电路结构 5.1.2 功能分析 5.1.2 功能分析 5.1.2 功能分析 5.1.2 功能分析 5.1.3 功能描述 5.1.4 集成基本RS锁存器 5.1.5 由“或非”门组成的基本RS锁存器 §5.2 门控RS锁存器 5.1.1 电路结构 5.2.2 功能分析 5.2.2 功能分析 5.2.3 功能描述 §5.3 D锁存器(D Latch) 5.3.1 电路结构 5.3.2 D锁存器的功能分析及功能描述 5.3.4 集成D锁存器 §5.4 主从式RS触发器(Master-Slave RS Flip-Flop) 5.4.0 问题的提出 §5.4 主从式RS触发器(Master-Slave RS Flip-Flop) 5.4.1 电路结构 §5.4 主从式RS触发器(Master-Slave RS Flip-Flop) 5.4.1 电路结构 §5.4 主从式RS触发器(Master-Slave RS Flip-Flop) 5.4.1 电路结构 §5.4 主从式RS触发器(Master-Slave RS Flip-Flop) 5.4.1 电路结构 5.4.2 功能分析 5.4.3 功能描述 §5.5 TTL主从式JK触发器(Master-Slave JK Flip-Flop) 5.5.1 电路结构 5.5.2 功能分析 5.5.3 功能描述 §5.6 TTL维持阻塞式D触发器 5.6.1 电路结构 5.6.2 功能分析 5.6.3 功能描述 §5.7 CMOS锁存器与触发器 §5.8 T触发器和T’触发器 5.8.1 T触发器 5.8.2 T’触发器(计数触发器) §5.9 触发器的功能转换 5.9.1 状态方程法 5.9.2 驱动表法 同学自己自学。 T触发器和T’触发器仅仅是逻辑功能上的触发器，在现时的集成电路产品中并不存在这类触发器。但T和T’触发器在实际应用中却非常有用。它们实际上是由JK、D等触发器经转化而得到。 T触发器的特点： T =0时，触发器维持原状态。 T =1时，CP每来一次（上升沿或下降沿）触发器就翻转一次。 1 0 1 0 1 0 1 0 0 1 1 1 1 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 1 0 原态Qn=1时，在CP =1期间若K有正脉冲(K=1,置Q’=0)，则主从式JK触发器会产生错误的输出。 0 1 0 1 0 1 1 0 0 1 1 0 这就是主从式JK触发器的“一次翻转性”问题所导致的输出错误。 原态Qn=1则Qn=0，输入J被封锁，故在CP =1期间J的正脉冲不会对从触发器的输出Q’产生影响。 0 1 0 1 1 0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 0 1 1 1 原态Qn= 0时，在CP =1期间若J有正脉冲(J=1,置Q’=1)，则主从式JK触发器会产生错误的输出。 在时钟CP =1期间，要求输入J、K保持不变。 原态Qn=0则Qn=1，输入K被封锁，故在CP =1期间K的正脉冲不会对从触发器的输出Q’产生影响。 画JK触发器输出波形图时的注意事项： 原态Qn= 0、CP =1期间J的正脉冲(J=1,置Q’=1),会使主从式JK触发器发生“一次翻转性错误”。 在时钟CP =1期间，若输入J、K保持不变，则不会发生“一次翻转性错误”。 原态Qn=1、CP =1期间K的正脉冲(K=1,置Q’=0),会使主从式JK触发器发生“一次翻转性错误”。 5.主从JK触发器的状态转换驱动表和驱动方程 驱动方程： Rd叫做“异步”复位端，Sd叫做“异步”置位端，它们都是低电平有效。所谓“异步”是指与时钟异步。 当Sd有效时，无论D和CP的状态如何，触发器都无条件地置位。 当Rd有效时，无论D和CP的状态如何，触发器都无条件地复位。 Sd、Rd不能同时有效。 整个分析过程中均假定Sd、Rd无效，即：Sd = Rd = 1。 1 1 1 1 0 D D G3、G4被封锁，Q3=Q4=1。所以Q、Q维持原状态不变，触发器处于稳态。同时，G5、G6打开，即： Q5=D，Q6=D。 ①当CP =0期间： ↑ D D G3、G4打开，Q4=D，Q3=D。 D D ②当CP由0变为1的瞬间：