数字电路课件第5章时序电路.pptVIP

二、扭环形计数器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 0000?1000?1100?1110 ? ? 0001?0011?0111?1111 0100?1010 ?1101 ?0110 ? ? 1001? 0010?0101?1011 有效循环 无效循环 克服自启动电路： P360 图5.3.16 三、最大长度移位寄存器型计数器 (略) 第五章 小 结 一、时序逻辑电路的特点 数字 电路 逻辑 功能 组合逻辑电路 时序逻辑电路 （基本构成单元 →门电路） （基本构成单元 →触发器） 任何时刻电路的输出，不仅和该时刻的输入 信号有关，而且还取决于电路原来的状态。 1. 逻辑功能： 2. 电路组成： 与时间因素( CP )有关； 含有记忆性的元件( 触发器 )。 二、时序电路逻辑功能的表示方法 逻辑图、逻辑表达式、状态表、卡诺图、 状态转换图（简称状态图）和时序图 三、时序电路的基本分析方法 实质： 逻辑图 状态图 关键： 求出状态方程，列出状态表，根据状态表画 出状态图和时序图，由此可分析出时序逻辑 电路的功能。 四、时序电路的基本分设计方法 实质： 状态图 逻辑图 关键： 根据设计要求求出最简状态表（图），再通过卡诺图求出状态方程和驱动方程，由此画出逻辑图。 五、计数器 1. 按计数进制分： 二进制计数器、十进制计数器和任意进制计数器 2. 按计数增减分： 加法计数器、减法计数器和可逆（加/减）计数器 3. 按触发器翻转是否同步分： 同步计数器和异步计数器 记录输入脉冲 CP 个数的电路，是极具典型性和代表性的时序逻辑电路。 六、中规模集成计数器 功能完善、使用方便灵活，能很方便地构成 N 进制（任意）计数器。主要方法有两种： 1. 用同步置 0 端或置数端归零获得 N 进制计数器 根据 N - 1 对应的二进制代码写反馈归零函数。 2. 用异步置 0 端或置数端归零获得 N 进制计数器 根据 N 对应的二进制代码写反馈归零函数。 当需要扩大计数器的容量时，可将多片集成计数器进行级联。如 两片16 进制集成计数器 16 ╳ 16 进制计数器 两片10 进制集成计数器 10 ╳ 10 进制计数器 七、其它时序逻辑电路 寄存器和移位寄存器 寄存器 — 存储二进制数据或者代码。 移位寄存器 — 不但可存放数码，还能对数据进行移 位操作。 移位寄存器有单向移位寄存器和双向移位寄存器。 用移位寄存器可方便地组成环形计数器、扭环形计数器和顺序脉冲发生器。 集成移位寄存器使用方便、功能全、输入输出方式 灵活。 D 触发器构成的 T? 触发器 ——下降沿触发 若改用上升沿触发的 D 触发器？ Q0 Q1 CP FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 Q0 C Q0 Q1 CP FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 Q0 C 2. 二进制异步减法计数器 CP Q2Q1Q0 0 1 2 3 4 5 6 7 8 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 用T ?触发器 (J = K = 1) 上升沿触发 CP0= CP CP1= Q0 CP2= Q1 B = Q2n Q1n Q0n 二进制异步计数器级间连接规律 计数规律 T ?触发器的触发沿 上升沿 下降沿 加法计数 CPi = Qi-1 CPi = Qi-1 减法计数 CPi = Qi-1 CPi = Qi-1 1 Q0 1J 1K C1 FF0 Q0 Q1 1J 1K C1 FF1 Q1 1 Q2 1J 1K C1 FF2 Q2 1 B CP 1 2 3 4 5 6 7 14 13 12 11 10 9 8 74197 CT/LD Q2 D2 D0 Q0 CP1 地 VCC CR Q3 D3 D1 Q1 CP0 74197 Q0 Q1 Q2 Q3 CR CP1 D0 D1 D2 D3 CP0 CT/LD 3. 集成二进制异步