微处理器系统结构与嵌入式系统设计(第2版) chap3.ppt

流水线的局限性 各阶段性能差异会导致流水线性能下降 寄存器延迟开销导致流水线性能下降 硬件空闲 延迟＝?ps 吞吐量＝?GIPS 延迟＝510ps 吞吐量＝5.88GIPS 指令流水线设计 深度(depth)或并行度(degree of parallelism)即流水级数m 等待时间(latency) 每一作业从开始到结束所需时钟周期数，＝m 理想流水线： 各级延时时间相等； 无等待时间； 大量代码不断流； 吞吐率(Throughput Rate) 吞吐率Tp：指单位时间内能完成的作业量。 最大吞吐率Tpmax：流水线达到稳定状态后的吞 吐率。 用于描述流水线执行各种运算的速率，通常表示为每秒执行的指令数或每周期执行的指令数。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的实际吞吐率Tp为： 可以看出，当n→?时，最大吞吐率Tpmax＝1/ Δt 理想流水线，大量代码 加速比(Speedup Ratio) 非流水线执行时间相对流水线执行时间之比。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的加速比Sp为: 可以看出，当 n→?时，Sp→m，即最大加速比等于流水线的段数m。 效率(Efficiency) 一定时段内，流水线所有段处于工作状态的比率。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的效率E为: E =指令完成时间内占用的时空区 /指令总时空区 可以看出，当 n→?时，E→1，即流过流水线的指令越多，流水线效率越高。 ARM体系结构 1。RISC指令集，内核小，功耗低、成本低 2。哈佛结构 3。运算器操作数只能从寄存器输入/输出 4。采用桶式移位器处理ALU输入，灵活高速 8086体系结构 1。冯式结构 2。运算器操作数可以从寄存器、存储器或I/O端口获得 3。分成两大功能部件EU、BIU ARM指令系统特点 1。RISC指令规则，适合流水设计 2。寻址方式灵活简单，执行效率高 3。所有指令的条件执行实现最快速的代码执行 4。支持Thumb（16 位）/ARM（32 位）双指令集，能很好的兼容8 位/16 位器件 x86指令系统特点 1。为保持兼容性采用变长的、高度不规则的CISC指令集。 2。是基于专用寄存器组的二地址存储器-寄存器(M-R)机：对于二元操作，一个操作数总是指定在寄存器中，另一个操作数可以从存储器或寄存器中读取。 片上多核处理器(Chip of Multi-core Processor) ① 易扩展 ② 设计可复用 ③ 低功耗 ④ 容忍线延迟 流处理器(Stream Processor) ①计算和数据分离 ②重新组织流水线型的计算链 ③ 硬连线流处理器和可编程流处理器 源结点 计算核心 输出 存储处理器 (Processor In Memory) * * / 32 ① DRAM和计算逻辑集成在同一芯片内 ② 提供高效率的机制来协调计算和通信 可重构计算处理器(Reconfigurable Processor) ① 时空域：采用时分复用方式利用可重配置硬件 ② 设计灵活，易升级 ③静态（全局）和动态（局部，无需停止工作） * 存储器直接寻址memory direct addressing mode 指令的地址字段直接给定一个立即数作为存储单元的地址。 寄存器直接寻址 存储器间接寻址memory indirect addressing mode (1) 寄存器间接寻址方式 (2) 存储器间接寻址方式 (3) 位移量寻址方式 (4) 变址寻址方式 (5) 比例尺寻址方式 用于加强编写与位置无关的汇编语言程序 寄存器间接寻址方式register indirect addressing mode 将存储器地址指定在寄存器中，即让寄存器内容指向一个可访问到操作数的存储器单元。 * */86 存储器间接寻址方式 memory indirect addressing mode 多级间接寻址； 通常用于访问存储器中的“跳转表”：跳转表首址指定在寄存器中，该表中的每个表项指向一个可访问到操作数的存储器单元。 跳转表 位移量寻址方式displacement addressing mode 通常用于数组、矩阵类向量数据的存取：立即数值指定数组首址，寄存器指定组内偏移； 指数寻址方式indexed addressing mode 通常用于数组、矩阵类向量数据的存取：寄存器1值指定数组首址，寄存器2指定组内偏移； 比例尺寻址方式scaled addressing mode 用字节表示的操作数的长度 位移量寻址+ 指数寻址+ 自增/自减寻址 PC相对寻址方式