第5章VHDL设计进阶PPT.ppt

常用的预定义的程序包有4种。 STD_LOGIC_1164程序包 STD_LOGIC_ARITH程序包 STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包 STANDARD和TEXTIO程序包 【例5-38】 PACKAGE pacl IS TYPE … ; SUBTYPE … ; CONSTANT … ; SIGNAL … ; COMPONENT byte_adder PORT … … … END COMPONENT; FUNCTION … END pacl; LIBRARY WORK; USE WORK.pacl.ALL; ENTITY… ARCHITECTURE… … … 配置语句的一般格式如下： CONFIGURATION 配置名OF实体名IS 配置说明 END 配置名； 配置主要为顶层设计实体指定结构体，该配置的书写格式如下： CONFIGURATION 配置名OF实体名IS FOR 选配结构体名 END FOR； END 配置名； 3、配置（CONFIGURATION） 【例5-39】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand1 IS … … END ENTITY nand1; ARCHITECTURE one OF nand1 IS … … END ARCHITECTURE one; ARCHITECTURE two OF nand1 IS … … END ARCHITECTURE two; CONFIGURATION second OF nand1 IS FOR two END FOR; END second; CONFIGURATION first OF nand1 IS FOR one END FOR; END first; 【例5-40】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY rs1 IS … … END rs1; ARCHITECTURE rsf OF rs1 IS COMPONENT nand1 … … END COMPONENT BEGIN u1:nand1 PORT MAP( ); u2:nand1 PORT MAP( ); END ARCHITECTURE rfs; CONFIGURATION sel OF rs1 IS FOR rsf FOR u1,u2:nand1 USE CONFIGURATION WORK.first; END FOR END FOR; END sel; 行为描述只表示输入与输出间转换的行为，它不包含任何结构信息。行为描述主要使用函数、过程和进程语句，以算法形式描述数据的变换和传送。 5.6 VHDL描述风格 1、行为描述 【例5-41】--1位全加器行为描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY onebitadder IS PORT(x,y,cin:IN STD_LOGIC; sum,count:OUT STD_LOGIC); END onebitadder; ARCHITECTURE behave OF onebitadder IS BEGIN PROCESS(x,y,cin) … … BEGIN … … END PROCESS; END behave; 数据流描述方式，也称RTL描述方式，主要使用并行的信号赋值语句，既显式地表示了该设计单元的行为，又隐含了该设计单元的结构。 2、数据流描述 【例5-42】--1位全加器数据流描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY onebitadder1 IS PORT(x,y,cin:IN BIT; sum,count:OUT BIT); END onebitadder1; ARCHITECTURE dataflow OF onebitadder1 IS BEGIN sum=x XOR y XOR cin; count=(x AND y) OR (x AND cin) OR (y AND cin); END dataflow; 【例5-12】 --8位奇偶校验电路 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY p_check2 IS PORT(a: IN STD_L