EIAJESD78A-2006闩锁测试方法-20090513.pdf

EIA/JEDEC 标准 集成电路闩锁（Latch-up ）测试 EIA/JESD78 （1997 年 3 月 JESD78 的修订版） 2006 年 2 月 电子工业联合会（ELECTRONIC INDUSTRIES ASSOCIATION ） 工程部(ENGINEERING DEPARTMENT) EIA/JEDEC 78A 集成电路闩锁测试（IC LATCH-UP Test ） 目录 1 范围（Scope ）1 1.1 目的（Purpose）1 1.2 分类（Classification）1 1.3 等级（Level）1 2 定义2 （二级目录删除） 3 材料和设备4 3.1 闩锁测试仪 Latch-up Tester4 3.2 自动测试仪 Automated test equipment(ATE)4 3.3 加热源 Heat source5 4 程序 Procedure 5 4.1 闩锁测试程序概述 General latch-up test procedure 5 4.2 详细的闩锁测试程序 Detail latch-up test procedure 6 4.2.1 电流测试 I-test6 4.2.2 电源端过电压测试 Vsupply overvoltage test7 4.2.3 测试动态器件 Testing dynamic devices 8 4.2.4 DUT 的处理 DUT disposition8 4.2.5 记录保存8 5 失效判据 Failure crieria 9 6 说明 Summary 9 表格 1 测试矩阵[7] 2 电流测试和电源电压测试的时序要求 图片 1 闩锁测试流程 2 正电流触发的测试波形 3 负电流触发测的试波形 4 电压电压过压测试的测试波形 5 正向输入/输出电流闩锁测试的等效电路 6 负向输入/输出电流闩锁测试的等效电路 7 电源电压过压测试的等效电路 附录A 与无源元件相连的特殊引脚的例子 附录B JESD78 和 JESD78A 的区别 EIA/JEDEC 78A 第 1 页 1 范围（Scope ） 本规范适用于集成电路电流和过压闩锁测试。 1.1 目的（Purpose） 本规范的目的是建立确定集成电路闩锁特性的测试方法并规定（define ）闩锁的失效判 据(criteria) 。对确定产品可靠性和减小无故障率（No Trouble Found, NTF ）及因闩锁导致的 过电失效来说，闩锁特性非常重要。该测试方法可应用于 NMOS 、CMOS、双极器件以及所 有采用了这些工艺组合或变化的器件。 1.2 分类（Classification）（重写了） 两个主要分类是：室温下进行闩锁测试的分类 I 和最高额定环境温度下进行闩锁测试的 分类 II 。在分类I 和 II 中都有两个等级：1.3 中的等级A 和等级 B 。设置等级B 的目的是： 确定和报告与集成电路电流负载能力相适应的更高或更低的注入电流。 注意 － 温度升高会减小闩锁电阻，对那些要求工作在高温下的器件建议进行 II 类测 试。 1.3 等级（Level）（重写了） 等级规定了闩锁测试中电流测试的注入电流值。闩锁通过等级的定义如下： 等级A － 在表 1