数字电子技术基础第3版成立电子课件第5章时序逻辑电路.ppt

第5章 时序逻辑电路5.1 概述 时序逻辑电路任一时刻的输出状态不仅取决于此刻电路的输入信号，而且还与电路先前的输出状态有关。 5.2 时序逻辑电路的分析方法5.2.1 分析时序逻辑电路的大致步骤 5.2.2 寄存器和移位寄存器1. 寄存器概述 3. 移位寄存器分析（1）单向移位寄存器CC4015 功能：1）异步清零 只要CR＝1，则4个D触发器全部清零。2）右移工作状态 当CR＝0时，在时钟脉冲CP的作用下，寄存器处于“右移”工作状态。3）保持 当CR＝0时，CP处于下降沿或者CP＝1或者CP＝0，移位寄存器保持原态不变。 3）列功能表 5.2.3 计数器1. 计数器概述（1）计数器的功能 功能是累计时钟脉冲CP的个数。 2. 同步计数器的分析（1）同步二进制加法计数器 4）分析结果 Q0、Q1、Q2和Q3端输出脉冲的频率依次为f0、 f0、f0和f0。计数器的此功能称为分频功能，所以称为模2n计数器，最后一级触发器输出信号频率降为CP频率的1/2n。   （2）同步十进制加法计数器1）用触发器和门电路构成 ② 求出电路的状态方程 电路的状态方程为 2）MSI同步十进制加法计数器CT74LS160 例5-1 分析图5-13a所示的计数器电路，列状态转换表，画状态转换图，并说明逻辑功能。 表5-9 CT74LSl90 MSI同步十进制加/减法可逆计数器功能表 3. 异步计数器的分析（1）异步二进制计数器 （2）异步十进制计数器1）用触发器和门电路构成异步十进制计数器 功能：① 异步置0 当·＝1且＝＝0时，不需要CP配合，使所有触发器全部清零。② 异步置9 当＝＝1且·＝0时，不需要CP配合，使Q3Q2Q1Q0置为1001。③ 计数 当·＝0且＝＝0，在或下降沿作用下，呈现计数状态。 4. 移位寄存型计数器（1）基本环形计数器  初始状态为Q3Q2Q1Q0＝0001（通过各个D触发器的直接置0端d、直接置1端d置入。 （2）扭环形计数器 又称之为约翰逊计数器（Johnson Counter）。 *5. 顺序脉冲发生器 例5-2 序列数字信号发生器 产生一个8位序列信顺序为从左至右依次产生），则用一个改接的8进制计数器和一个8选1数据选择器CT74LS151组成，试分析其工作原理。 5.3 时序逻辑电路设计5.3.1 3种设计方法（1）经典设计法 要求采用尽可能少的、标准的SSI触发器和门电路。（2）MSI芯片改接法 采用标准的MSI寄存器或计数器芯片，配以触发器和门电路。（3）LSI芯片设计法 采用FPGA和CPLD进行设计。 2. 设计举例例5-3 用CMOS双边沿JK触发器74LVC112A设计一个同步模6递增计数器。解：（1）画状态转换图  例5-4 试用边沿JK触发器设计一个能实现图5-33状态转换图的时序电路。 解：（1）画次态卡诺图 将状态方程与 比较，求驱动方程如下： 例5-5 试设计一个1111序列检测器，用来检测串行二进制数码序列，当连续输入4个或4个以上的1时，检测器输出为1，否则输出为0。 例5-7 试用主从JK触发器设计一个时序电路，要求该电路的输出Z与CP之间的关系满足如图5-44a所示的波形图。设输入信号uI的频率fI＝4.5 kHz，试问输出信号uO的频率fO＝？ 5.4 MSI时序逻辑器件的应用5.4.1 MSI计数器芯片应用1. CT74LS290集成计数器（1）反馈归零法（复位法）  反馈归零法的步骤是：① 按照计数器的码制写出模M的二进制代码；② 求出反馈复位逻辑Rd的表达式Rd＝ ，式 中 代表模M状态时输出为1的各个触发器Q端之连乘积；③ 画出计数器芯片的外部电路连线图。 例5-9 用一个CT74LS290芯片构成模7计数器。解：方法1 CT74LS290构成8421码十进制计数器方法2 5421码计数状态设计。 （2）级连法 所谓级连法是将两个以上的计数器芯片串接起来，从而获得任意进制计数器，即把一个N1进制计数器和一个N2进制计数器级连起来，构成N＝N1N2计数器。 2. CT74LS160 MSI计数器芯片的应用 例5-13 试用同步十进制计数器CT74LS160，且用整体反馈归零法构成模12计数器。解：  例5-14 分析图5-53所示计数电路的逻辑功能。解： *例5-15 列出图5-54所示计数电路的状态转换表，并