数字电子技术基础第3版成立电子课件第6章半导体存储器和可编程逻辑器件.ppt

第 6 章 半导体存储器和可编程逻辑器件6.1 半导体存储器6.1.1 半导体存储器的特点 集成度高、体积小、存储密度大、可靠性高、价格低、外围电路简单和易批量生产。 2. 按照存取功能分为ROM和RAM ROM在正常工作时，只能从中读取数据，而不能写入数据，故属于数据非易失存储器。分为掩模式ROM、可编程ROM、可擦除可编程ROM等几种类型。 RAM在正常工作时可以随时向存储单元写入数据，或者从存储单元中读出数据。RAM分成静态随机存储器SRAM和动态随机存储器DRAM。 6.1.3 半导体存储器的主要技术指标1. 存储容量 该指标是指半导体存储器能够存储二进制数据的多少。2. 存取时间 存储器连续两次读出（或写入）操作所需的最短时间间隔称为读（或者写）周期。 6.2 随机存取存储器（RAM）6.2.1 RAM的结构1. 存储矩阵 一个RAM中有许多个结构相同的存储单元，因这些存储单元排列成矩阵形式，故称为存储矩阵。2. 地址译码器 有字译码器和矩阵译码器两种。在大容量存储器中，通常采用矩阵译码器，分行地址和列地址译码器两部分。 例6-1 图6-2为1024×1 RAM的结构示意图。试说明该RAM的容量及其寻址过程。 3. 片选和读/写控制电路 若在RAM的端加低电平，则该RAM就被选中，可以读/写操作，否则该RAM不工作，相当于与存储系统隔离。RAM被选中后，是读是写，由读/写R/来控制。 6.2.2 RAM的存储单元1. 静态存储器（SRAM）的存储单元 2. 动态存储器（DRAM）的存储单元 以上介绍的6管CMOS SRAM缺点：① 不管存储的是1还是0，总有一个管子导通，需要消耗一定的功率；② 每个存储单元需要6个MOS管，不利于提高存储器的集成度。 （2）工作过程 例6-2 试分析图6-5所示4管动态存储单元的读/写操作过程。解：（1）当读操作开始时，先在V5、V6管栅极上加预充电脉冲，使V5、V6管导通，位线B和与电源＋VDD接通，＋VDD将位线分布电容CB和C充电至高电平。当预充电脉冲消失后，位线上的高电平将在短时内得以保持。 当位线处于高电平期间，如果地址译码器输出Xi和Yj 同时为1，则门控管V3、V4、V7、V8均导通，此时内部所存数据被读出。例如，设存储单元为0状态，即V1管导通、V2管截止，位线电容CB将通过V3、V1管放电，使位线B 变为低电平。同时因V2管截止，故位线仍保持高电平。这样就把存储单元的0状态读到B和上。由于此时V7、V8管也导通，所以位线B和的数据上了数据线D和。 （2）当进行写操作时，给定的地址经过译码，Xi、Yj同时为高电平，使V3、V4、V7、V8管导通。输入数据从器件的I/O端通过读/写控制电路加到D、端，然后通过V7、V8传输到位线B和上，再经过V3、V4管将数据写入C1或C2 。例如，设写入数据为0，即D＝0，＝1，当Yj ＝1时，V7、V8管导通，则位线B＝0、＝1。此时若Xi＝1，则V3、V4管导通，位线的高电平经V4管向C1充电，V1管导通，然后C2通过导通的V1管放电，使V2管截止，因此向存储单元存入0。存入1的过程与存0的过程类似。 DRAM的型号较多，常用的有256K×1位的μPD41256，该芯片的存储容量为218。 单管存储单元在提高集成度上有优势，成为大容量DRAM的首选存储单元。 当写入1时，字线Xi给出高电平，V管导通，将位线上的数据存入CS中；读出1时，字线Xi为高电平，V管导通，CS经过V管向CB充电。 由于存储器位线上连接的存储单元数目很多，使CB远大于CS，所以位线上读出的电压信号幅度很小，且读出操作过后，因为电荷的损失，所以CS上的电压很低。在DRAM中设有灵敏再生放大器，一方面将读出信号放大，另一方面在每次读出后，及时对读出单元进行刷新操作。 6.3 只读存储器（ROM） 分掩模式ROM、可编程ROM（PROM）和可擦除可编程ROM（EPROM）。根据数据擦除、写入方式，又分为紫外线可擦除可编程ROM（UVEPROM）、电可擦除可编程ROM（E2PROM）和快闪存储器（Flash Memory）等3种。6.3.1 ROM的结构 输出缓冲器的作用：一是提高存储器的带负载能力；二是将输出信号电平调整为标准的逻辑电平值；三是实现对输出信号三态控制，便于ROM与数字系统数据传输总线连接。 2. MOS管RO