电子技术PPT电子课件教案-第22章 存储器与可编程逻辑器件.pptVIP

电子技术PPT电子课件教案-第22章 存储器与可编程逻辑器件.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子技术PPT电子课件教案-第22章 存储器与可编程逻辑器件

第22章 存储器和可编程逻辑部件 22.1 只读存储器 22.2 随机存储器 22.3 可编程逻辑器件 大连理工大学电气工程系 大连理工大学电气工程系 电子技术 地 址 译 码 器 W0 = A1 A0 W1 = A1 A0 W2 = A1 A0 W3 = A1 A0 D3 D2 D1 D0 A0 A1 m0 m1 m2 m3 0 1 0 0 0 1 1 0 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 1 1 0 电子技术 * 课堂讨论 22.1 只读存储器 22.2 随机存储器 22.3 可编程逻辑器件 第 22 章 存储器与可编程逻辑器件 下一章 上一章 返回主页 第 22 章 存储器和可编程逻辑部件 按存储功能分 只读存储器(ROM) 随机存储器 ( RAM ) 按构成元件分 双极型存储器:速度快,功耗大。 MOS 型存储器:速度慢,功耗小,集成度高。 半导体存储器分类 一、ROM 的结构框图 第 22章 存储器和可编程逻辑部件 存储阵列 N×M W0 W1 WN-1 . . . D1 D0 DN-1 … 读出电路 … 存储输出 字线 位线 容量 电路组成 地址译码器 存储阵列 地址输入 地 址 译 码 器 A0 A1 AN-1 . . . 二、ROM 的工作原理 22.1 只读存储器 二极管 ROM 电路 A0 A1 +U A0 A0 A1 A1 地址输入 读出电路 存储输出 存储矩阵 地址译码器 D3 D2 D1 D0 - W0 W1 W2 W3 - 字线 位线 1. 存储矩阵 字线和位线的交叉点, 看作是一个存储单元。 交叉点处接有二极管时, 相当于存 1。 交叉点处没接有二极管 时,相当于存 0 。 输出位线与输入字线之 间是“或”逻辑关系。 读出电路 存储输出 存储矩阵 D3 D2 D1 D0 - W0 W1 W2 W3 - 字线 位线 0 1 22.1 只读存储器 2. 地址译码器 地址逻辑表达式 W3 = A1 A0 W0 = A1 A0 W1 = A1 A0 W2 = A1 A0 22.1 只读存储器 地址译码器是一个“与”逻辑阵列。 A0 A1 +U A0 A0 A1 A1 地址输入 地址译码器 W0 W1 W2 W3 字线 地址译码器的特点 ① N 取一译码 即四选一。 ② 最小项译码 最小项的数目为 N = 2n = 4 。 22.1 只读存储器 A0 A1 +U A0 A0 A1 A1 地址输入 地址译码器 W0 W1 W2 W3 字线 3. 简化的逻辑阵列 D0 = W0+W1 D1 = W1 +W3 D2 = W0 +W2 +W3 D3 = W1 +W3 当W1 = 1 时,输出的数据 D3D2D1D0 = 1011。 有二极管 无二极管 0 1 1 0 1 1 导通 22.1 只读存储器 地 址 译 码 器 W0 = A1 A0 W1 = A1 A0 W2 = A1 A0 W3 = A1 A0 D3 D2 D1 D0 A0 A1 m0 m1 m2 m3 0 1 0 0 例 22.1 用 ROM 构成全加器。 (1) 全加器逻辑状态及最小项编码 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 m0 m1 m2 m3 m4 m5 m6 m7 W0 W1 W2 W3 W4 W5 W6 W7 A B

文档评论(0)

gz2018gz + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档