原创力文档- 1、本文档共32页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
VHDL双语教学第6章
VHDL Simulation Synthesis Agenda Other Features in VHDL Generate Assert Function Overloading FILE IO Generate Example (1) ram32 : ram_0 :static_ram port map (cs_b,we_b,oe_b, abus(7 downto 0), dbus(7 downto 0)); ram_1 :static_ram port map (cs_b,we_b,oe_b, abus(7 downto 0), dbus(15 downto 8)); ram_2 :static_ram port map (cs_b,we_b,oe_b, abus(7 downto 0), dbus(23 downto 16)); ram_3 :static_ram port map (cs_b,we_b,oe_b, abus(7 downto 0), dbus(31 downto 24)); end generate ram32; Generate Example (2) ram32 : for i in 3 downto 0 generate ram :static_ram port map (cs_b,we_b,oe_b, abus(7 downto 0), dbus(8*i+7 downto 8*i)); end generate ram32; Generate Label: for ParameterName in Range generate ConcurrentStatements... end generate [Label]; Generate Example (3) Generate Example (4) adder : for i in 0 to wid-1 generate ls_bit : if i = 0 generate ls_cell : HA port map (a(0), b(0), sum(0), c_in(1)); end generate lsbit; middle_bit : if i 0 and i wid-1 generate middle_cell : FA port map (a(i), b(i), c_in(i), sum(i), c_in(i+1)); end generate middle_bit; ms_bit : if i = wid-1 generate ms_cell : FA port map (a(i), b(i), c_in(i), sum(i), carry); end generate ms_bit; end generate adder; Agenda Generate Assert Function Overloading FILE IO Assert Definition [Label:] assert Condition [report StringExpression] [severity Expression]; Note The message is written when the Condition is False! The default string for report clause is “Assertion violation” The default string for severity clause is “ERROR” Concurrent Assertions Concurrent Procedure Calls Label : assert condition report error_string severity severity_value; Assert Example
文档评论（0）