二位十进制计数器.pdfVIP

EDA 技术及应用讲座作业 题 目：基于EDA 的二位十进制计数器 学 校： 中南大学 学科专业： 生物医学工程 学 生： 学 号： 0405080704 任课教师： 完成日期： 2011 年 5 月 19 日 基于EDA 的二位十进制计数器 一 实验目的 1 了解QuartusII 软件及基本操作； 2 熟悉图形编辑器 Graphic Editor File 的设计方法； 3 熟悉VHDL 语言设计方法； 4 掌握简单计数器的图形设计方法和VHDL 语言设计方法。 二 任务要求 用两种EDA 设计方法设计一个二位十进制计数器，具体要求如下： 1 能累加计时； 2 能循环计时（当计时到我们所需的数值时，能清零继续计数）； 3 能通过一个开关来选择计数器进制数； 4 要求分别用图形设计方法和VHDL 语言两种方法实现该设计； 5 分析比较两种设计方法。 三 计数器原理及其EDA 实现方法 计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对 脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元 和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、 T 触发器、D 触发器及JK 触发器等。 在 EDA 设计中，可以采用两种方法来实现简单的计数器。采用图形设计方法，设计者可以调用设计软 件提供的库元件，如基本的逻辑器件与门、或门、四位十进制计数器 74160 等等，并将这些元件以一定方 式连接，从而构成目标计数器；采用VHDL 语言设计方法，设计者只要根据VHDL 语言规则定义目标计数器 的管脚，并描述目标计数器的功能，然后设计软件便可以自动综合出目标计数器，采用这种设计方法，设 计者不用考虑实际可用硬件的构成方式，因此很灵活方便。 本作业将利用Alter 公司的设计软件Quartus II 9.1 分别采用以上两种方法来实现一个二位十进制计 数器，该计数器有两个可选进制 24 进制和 12 进制，可以通过一个开关来改变进制。该计数器在输入时钟 的驱动下可以在00 到24 （或12）间循环计数，并将当前计数的十位和个位以BCD 码输出。 四 具体方案 4.1 图形设计方法 1 设计思路 我采用了两个同步十进制计数器74160 来实现二位十进制计数器，其原理图如图1所示。 图1 中将个位计数器ONES 的输出H0[0]-H0[3]通过一个或非门连接到十位计数器TENS 的时钟输入，从 而实现个位到十位的进位。当H0[0]-H0[3]，由“1001”变为“0000 时”，或非门将产生一个上升沿，从而 触发十位数计数器加1。 74160 具有一个异步清零脚（CLRN）和一个同步置数脚（LDN），我采用了同步置数脚来实现该 计数器 的循环计数。图1 中24 进制计数情况下，当两个计数器的输出为23 （即）时，通过一个与非 门产生一个下降沿并输入到两个计数器的同步置数端，从而实现了循环计数。12 进制计数时，只要输出为 1 11 （即）时便产生置数信号。 图1 中多路复用器Multiplexer 用来选择进制数，由开关SWI 控制，如果SWI 为高电平，则选通A-Y 的通道，即选择了24 进制计数；如果SWI 为高电平，刚选通B-Y 通道，即选择了12 进制计数。 图1 二位十进制计数器原理图 2 仿真波形 仿真波形如图2 和图3 所示，图2 为24 进制下的仿真波形，图3 为12进制下的仿真波形。 图2 24 进制计数器仿真波形 图3 12 进制计数器仿真波形 2 4.2 VHDL 语言设计方法 1 设计思路及