第3.2讲 组合电路.ppt

第三章 组合逻辑电路第二讲 全加器 74LS85数字比较器的串级输入端IAB、IAB、IA=B是为了扩大比较器功能设置的, 当不需要扩大比较位数时, IAB 、 IAB接低电平, IA＝B接高电平；若需要扩大比较器的位数时, 只要将低位的YAB 、YAB和YA=B分别接高位相应的串接输入端IAB 、 IAB 、 IA=B即可。 * * 复 习 组合电路的特点？ 组合逻辑电路的基本分析步骤？ 组合逻辑电路的基本设计步骤？ [例3] 有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生，设计两个教室是否开灯的逻辑控制电路，要求如下： 解： (1)分析设计要求，列出真值表 　　确定输入、输出变量的个数，根据题目要求，设输入变量为A、B、C 分别表示三个班学生是否上自习，1表示上自习，0表示不上；输出变量L 和 S 分别表示大教室、小教室的灯是否亮，1表示亮，0表示不亮。 列出真值表如右表所示。 (1)一个班学生上自习，开小教室的灯； (2)两个班上自习，开大教室的灯； (3)三个班上自习，两个教室都开灯。 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L S A B C (2) 利用卡诺图化简L 和 S，得最简表达式 (3) 画逻辑图 3.2 加法器和数值比较器 3.2.1 加法器 3.2.2 数值比较器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 3.2.1 加法器 两个一位二进制数相加，只求本位和 ，不考虑低位的进位信号。 变量只取0和1; 逢二进位。 二进制加法： 1 + 1 0 本位加数 S:本位和 1 C :进位 一、半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 二、全加器 A---加数；B---被加数；Ci-1---低位的进位；Si---本位和；Ci---进位。 逻辑状态表见下页 相加过程中，既考虑加数、被加数又考虑低位的进位。 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输 出 输　入 　　能将本位的两个二进制数和邻低位来的进位数进行相加。 Ai Bi Si Ci CO ∑ CI Ci-1 逻辑状态表 管 脚 图 SN74LS183 1 1Ai 1Bi 1Ci-1 1Ci 1Si GND 2 3 4 5 6 7 NC 2Ci-1 2Ci 2Si 2Ai 2Bi Vcc 14 13 12 11 10 9 8 NC 输入 输入 输出 甩空 甩空 输入 输出 输出 全加器74LS183—双全加器： 三、加法器 实现多位加法运算的电路 　　低位全加器的进位输出CO 接到高位的进位输入CI。任一位的加法运算必须在低一位的运算完成之后才能进行，这种方式称为串行进位。电路比较简单，运算速度较慢。 　　每位的进位只由加数和被加数决定，而与低位的进位无关 。各位运算并行进行。电路比较复杂，运算速度快。 串行进位加法器 超前进位加法器 * 4位二进制加法器 过程： A3 A2 A1 A0 + B3 B2 B1 B0 C2 C1 C0 C3 S3 S2 S1 S0 连接图： F A 3 F A 2 F A 1 F A 0 C 3 S 3 C 2 S 2 C 1 S 1 C 0 S 0 A 3 B 3 C 3 A 2 B 2 C 2 A 1 B 1 C 1 A 0 B 0 (一）4位串行进位加法器 A3 B3 C3 S3 CO ∑ CI S2 S1 S0 A2 B2 A1 B1 A0 B0 CO ∑ CI CO ∑ CI CO ∑ CI CI 加数 A 输入 A3 A2 A1 A0 B3 B2 B1 B0 B3 B2 B1 B0 加数 B 输入 　　低位的进位输出 CO 依次加到相邻高位的进位输入端 CI 。 相加结果读数为 C3S3S2S1S0 和数 进位数 （二）超前进位加法器 进位位直接由加数、被加数和