一种高速数字FIR滤波器的VLSI实现.pdfVIP

　第 3 1 卷 第 5 期 合 肥 工 业 大 学 学 报 ( 自 然 科 学 版 ) Vol . 3 1 No . 5 　 　2008 年 5 月 J OU RN AL O F H EF EI UN IV ER SIT Y O F T EC HN OL O GY May 2008 　 一种高速数字 F IR 滤波器的 VL SI 实现 万 　超 , 　尹勇生 , 　邓红辉 (合肥工业大学 电气与自动化工程学院 ,安徽 合肥 　230009) 摘 　要 :文章实现了一种高速数字 FIR 滤波器 。为满足 FIR 滤波器的速度要求 ,采用了一种基于“移位加”的 专用常数乘加器来实现常系数滤波器的乘加运算 。该常数乘加器基于 CSD 编码技术 ,采用 32 压缩器 ,并以 华莱士树为其基本结构 ,与传统的直接实现结构相比运算速度明显提高 ,与应用在通用乘法器的并行乘加器 相比又具有较小的面积 。该文所设计的 FIR 滤波器 , 已作为内插滤波器应用在一种高速 D/ A 转换芯片中。 关键词 :CSD 编码 ; 32 压缩器 ; 乘法器 ; 华莱士树 中图分类号 : TN 9 1172 　　　文献标识码 :A 　　　文章编号 (2008) VL SI implementation of a highspeed digital FIR f ilter WAN Chao , 　YIN Yo ngsheng , 　D EN G Honghui ( School of Elect ric Engineering and Automation , Hef ei U niver sit y of Technology , Hefei 230009 , China) Abstract :Thi s p ap er int ro duce s t he imp lement ation of a highsp eed F IR filt er . To meet t he sp eed re quirement of t he filt er , t he multip lieradder op eration in t he co n st ant coefficient filt er i s achieved by u sing t he con st ant multip lieradder unit w hich i s ba sed on shiftadd op eration . Thi s multip lieradder u nit i s ba sed on CSD co din g an d adop t s bot h t he 32 co mp re ssor and t he Wallace t ree . A s a re sult , t hi s new multip lieradder unit ha s a significant advant age in sp eed in co mp ari son wit h t he t raditional direct st r uct ure ,an d it occupie s smaller area t han t he p arallel multip lieradder unit w hich i s app lied in t he general multip lier . Thi s filt er ha s been app lied in a highsp eed DA C chip a s an int erpolation filt er . Key words :CSD co ding ; 32 co mp re ssor ; multip lier ; Wallace t ree 　　在 F IR 滤波器中 ,乘法器与加法器是数字滤 乘法器 。提高乘法器速度主要有 2 种途径 :减少 波器的核心 ,完成一次乘加操