电子技术综合的设计报告.docVIP

目录 一、数字钟的基本组成及工作原理......................................................................2 1、数字钟的构成 2 2、数字钟的工作原理 2 二、数字钟的设计与制作 3 1、方案设计 3 2、设计步骤与方法 2 2.1、方案流程图 3 2.2 、NE555脉冲电路产生 3 2.3、计数器电路 5 2.4、译码和显示电路 7 2.5、校时电路 10 三、数字钟的扩展功能 11 1、定点报时 11 2、 12以后化为1 12 四、总结及体会 12 五、参考文献...........................................................................................................13 数字时钟设计 内容摘要：数字钟1秒响1秒停地响5次。 数字钟的设计与制作 1、方案设计 方案一：用CC4518计数器构成计数电路，用CC4511译码构成译码电路，用LG5011AH共阴数码管构成显示电路，用555构成多谐振荡器构成秒脉冲信号发生器，用发光二极管作输出显示。 方案二：首先构成一个由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲，时计数器的进位输出作为周计数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。 2、设计步骤与方法 2.1方案流程图 2.2 NE555脉冲电路产生 1）555管脚图 图2 555芯片管脚图 2）555芯片引出端功能说明 表1 引出端功能符号说明 符号 功能 符号 功能 低触发端 阀值端 输出 放电端 复位 控制电压 3）555构成多谐振荡器电路图（f=1HZ） 图3 多谐振荡器电路 图4 多谐振荡器波形 4）相关参数计算 2.3计数器电路 用CC4518构成60、24进制计数电路。 CC4518芯片功能介绍 CC4518为双BCD加计数器，该器件由两个相同的同步4级计数器组成。计数器为D触发器。具有内部可交换CP和EN线，用于在始终上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR为高电平时，计数清零。 计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端实现级联。同时后者的CP输入保持低电平。 2) CC4518芯片管脚图 图5 CC4518管脚图 3）CC4518芯片功能表 表2 CC4518功能表 CL (CP0) EN (CP1) R 功 能 ↑ 1 0 加计数 0 ↓ 0 加计数 ↓ × 0 不 变 × ↑ 0 不 变 ↑ 0 0 不 变 1 ↓ 0 不 变 × × 1 Q3～Q0=0 4）60进制计数电路 图6 60进制计数电路 工作原理：根据CC4518的芯片功能，当CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲，利用Q3的下降沿，接EN端。每当个位计满9后就使高片计1从而完成计数。 要完成60进制，只需十位计数到0110，即Q1、Q2接与门再对十位进行清零即可。 5）24进制计数电路 图7 24进制计数电路 工作原理：24进制计数电路工作原理与60进制计数电路工作原理基本思想相同都是利用CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲，利用Q3的下降沿，接EN端。每当个位计满1001B后就使高片计1完成计数。 不同之处在于此电路是计数到24，此时的清零工作分别要牵扯到十位和个位（0010 0100）利用个位的Q2和十位的Q1经过一个与门同时对两片CC4518芯片同时清零。完成24进制的计数 图8 CC4511管脚图 图9 LG5011AH管脚图 表3 CC4511功能表 输 入 输 出 LE BI LT D C B A a b c d e f g 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 0 2 0 1 1 0 0 1 0