PLD硬件特性与编程技术PPT.ppt

一、查找表的原理与结构 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。大部分FPGA采用基于SRAM(静态随机存储器)的查找表立即形成结构，就是用SRAM来构成逻辑函数发生器。 查找表是FPGA中可编程的最小逻辑单元。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 查找表结构 查找表实现方式 4输入LUT内部结构图 多路选择器 的控制信号 一个4输入的LUT可以实现4输入变量的任何逻辑功能，如与、异或等。 4输入与门的例子 当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/ FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM。 每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 Altera公司的FLEX10K系列、Cyclone系列、ACEX系列，XILINX公司的XC4000系列、Spartan系列都采用SRAM查找表构成，是典型的FPGA器件。 二、FLEX10K系列器件 　　EPF10K系列器件采用SRAM制造工艺和灵活逻辑单元阵列FLEX结构，主要由嵌入阵列块(EAB)、逻辑阵列块(LAB)、逻辑单元(LE)、I/O单元(IOE)和行、列快速互连通道构成。 1. 逻辑单元（LE） 逻辑单元LE（Logic Element）是EPF10K系列器件结构中最小的逻辑单位。 查找表LUT 进位链 级联链 置位/复位逻辑 ≥1 DATA1 DATA2 DATA3 DATA4 进位输入 级联输入 可编程触发器 PRn 1D C1 ENA CLRn Q 到快速互联通道 到LAB局部互联通道 时钟选择 进位输出 级联输出 LABCTRL1 LABCTRL2 全局复位 LABCTRL3 LABCTRL4 　每个LE含有一个4输入查找表LUT，能快速产生4变量的任意逻辑函数输出。LE还包括一个带同步使能的可编程触发器和一个进位链、一个级联链。LE产生两个输出，可独立进行控制。 　FLEX10K结构中提供了两种专用高速数据通道，用于连接相邻的LE，但不占用局部互连通道。它们是进位链和级联链。 进位输出 (到 LAB中的下一个逻辑单元) DFF 进位输入 (来自上一个逻辑单元) S1 LE1 查找表 LUT 进位链 DFF S2 LE2 A1 B1 A2 B2 进位链 查找表 LUT 进位链适用于实现高速计数器和加法器 级联链可实现最小时延的多输出逻辑函数。 相邻的LUT用来并行地完成部分逻辑功能，级联链把中间结果串联起来。 IN [(4n-1)..4(n-1)] “与”级联链 “或”级联链 LUT LUT IN [3..0] IN [4..7] LUT LUT LUT IN [3..0] IN [4..7] LUT IN [(4n-1)..4(n-1)] LE1 LE2 LEn LE1 LE2 LEn 0.6 ns 2.4 ns 16位地址译码速度可达 2.4 + 0.6x3=4.2 ns Cyclone器件的LE结构（普通模式） 2.逻辑阵列块（LAB） 　一个LAB包括8个LE、与相邻LAB相连的进位链和级联链、LAB控制信号以及LAB局部互连通道。 4 LE1 4 LE2 4 LE3 4 LE4 4 LE5 4 LE6 4 LE7 4 LE8 8 2 4 4 6 22 2 24 8 16 4 8 16 LAB局部互连 LAB控制信号 进位输出级联输出 列互连 列到行互连 直接输入和全局信号 行互连 进位输入级联输入 3. 快速通道互连（Fast Track） Fast Track组成： 行连线带、 列连线带 特点： 快速、布线延迟可预测,但灵活性稍差。 4. I/O单元与专用输入端口 IOE包含一个双向I/O缓冲器和一个寄存器。 5. 嵌入阵列块（EAB） 　 EAB是由输入和输出端带有寄存器的片内RAM/ROM构成。EAB相当于一个大规模的查找表，可编程快速实现多位数字乘法器、数字滤波器和微控制器等复杂逻辑功能，比一般外存储器具有更大的灵活性。 　每个EAB的输入与行互连通道相连，EAB输出驱动行互连通道或列互连通道，未使用的行互连通道可由列互连通道驱动。 用EAB构成不同结构的RAM和ROM 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 EAB的大小灵活可变 通过组合EAB 可以