- 1、本文档共93页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微处理器PPT
第2章 微处理器;2.1 Intel 8086/8088微处理器结构;ALU数据总线
(16位);1、总线接口单元;(1)地址加法器和段寄存器;(3)指令队列缓冲器;每当指令队列缓冲其中存满一条指令后,EU就立即开始执行。
每当BIU发现队列中空了两个字节时,就会自动寻找空闲的总线周期进行预取指令操作,直到填满为止。
每当EU执行一条转移、调用或返回指令后,则要清除指令队列缓冲器,并要求BIU从新的地址开始取指令,新取得第一条指令将直接经指令队列缓冲器送到EU去执行,并在新地址基础上再作预取指令操作,实现程序段的转移。;由于EU和BIU这两个功能部件能够相互独立地工作,且在大多数情况下,能使大部分的取指令和执行指令重叠进行。
在大多数情况下,取指令所需的时间“消失”了(隐含在上一指令的执行时间之中),大大减少等待取指令所需的时间,提高了微处理器的效率和整个系统的执行速度。;执行1;(4)总线控制逻辑电路;2、执行单元(EU);2.1.2 8086/8088的内部寄存器;1.通用寄存器;表2-1 8086/8088中通用寄存器的一般用法和隐含用法;2.地址寄存器;寄存器;EU中设有一个16位的标志寄存器(PSW),8086/8088只定义了其中的9位为有效位,分为两类:状态标志和控制标志。;3.标志寄存器;3.标志寄存器;4、段寄存器;CS规定了当前代码段的起始地址,指令指针IP的内容作为段内的偏移地址,两者经20位地址加法器运算,决定将要取出的指令码的物理地址。
DS固定了用户数据当前存放区域的起始地址,除了涉及BP、SP和串操作时DI寄存器之外,所有数据访问都在数据段进行。
SS指出了当前堆栈段的0字节地址,并于堆栈指针SP联合经20位地址加法运算,自动指向栈顶。
ES指出当前附加段存储区的首地址。与数据段的共同点是,其段内偏移地址,即有效地址同样可通过多种寻址方式形成,但在偏移地址前要加上段跨越前缀“ES:”。;2.2 8086/8088的两种工作模式、引脚信号及其总线的形成;8086/8088有两种基本的工作模式:最小模式和最大模式。
最小模式一般用于单板机控制系统,系统中的总线控制信号都直接由8086/8088产生,因此整个系统中的控制线路较简单。
最大模式是相对于最小模式而言的,一般用于系统机,系统中的总线控制信号由8288总线控制器产生。;2.2.1 8086/8088两种工作模式;图2-5为8086和8088的引脚图,图中带有括号的引脚为最大模式时的引脚名称。
8088是一种准16位微处理器,其内部数据总线16位,外部数据总线8位。在软件上,8088与8086直接兼容;在硬件上,除指令队列、引脚A15~A8、引脚A34和A28外,其他基本相同。;VCC(5V)
A15
A16/S3
A17/S4
A18/S5
A19/S6
SSO (HIGH)
MN/MX
RD
HOLD(RQ/GT0)
HLDA(RQ/GT1)
WR(LOCK)
IO/M(S2)
DT/R(S1)
DEN(S0)
ALE(QS0)
INTA(QS1)
TEST
READY
RESET;8086: AD15~AD0为地址/数据复用引脚,是双向、三态的。该引脚既可以输出访问存储器或访问I/O的地址信息A15~A0,又可以作为与存储器和I/O设备交换数据信息的D15~D0,它们是分时工作的。
8088:由于对外数据总线是8位的,所以AD7~AD0为复用线,A15~A8不作复用,仅输出地址。;A19/S6~A16/S3为地址/状态总线复用引脚,用做输出,是三态的。
该些引脚输出访问存储器20位地址的高4位,也可以输出CPU的一些工作状态,也是分时工作的。在总线周期的T1状态,用来输出地址的最高位;在总线周期的T2、T3和T4状态,用来输出状态信息。
;2.地址/状态总线A19/S6~A16/S3;表2-3 S4、S3的代码组合和对应的含义;(1)BHE/S7。高8位数据总线允许/状态复用引脚。T1状态此引脚输出BHE信号,表示高8位数据线D15~D8上的数据有效;在T2、T3、TW和T4状态,此引脚输出状态信号S7。
(2)RD读信号,三态输出,低电平有效。
(3)WR写信号,三态输出,低电平有效。
(4)M/IO存储器或I/O端口访问信号,三态输出。
(5)READY。准备就绪信号,输入,高电平有效。
(6)INTR。可屏蔽中断请求信号,输入,电平触发,高电平有效。;(7)INTA中断响应信号,用做输出,低电平有效,表示CPU对外设发来的INTR信号的响应。
(8)NMI。不可屏蔽中断请求信号,输入,上升沿触发。
(9)TEST。测试信号,输入,低电平有效
(10)RESET复位信号,输入,高电平有效。RESET信号至少要保持4个
您可能关注的文档
- 小儿脑性瘫痪的推拿治疗PPT.ppt
- 小升初名词复数以及所有格名词PPT.ppt
- 小学生 70首 必背 古诗词PPT.ppt
- 对流传热的理论基础PPT.ppt
- 小信号选频放大器PPT.ppt
- 小学五年级下册語文复习资料PPT.ppt
- 小学语文教学论电子教案PPT.ppt
- 小学语文第九册第三单元-鲸课件PPT.ppt
- 小儿呼吸系统-急性呼吸道感染PPT.ppt
- 小学英语课堂阅读教学策略PPT.ppt
- 铁路隧道底鼓风险动态评估与综合整治技术的深度剖析与实践应用.docx
- 吸收犯存在范围的多维审视与界定.docx
- 大学生陌生人信任度:现状剖析与影响因素的深度探究.docx
- 全球金融危机下上海经济学门类毕业生就业的冲击与调适:基于多维度的剖析与展望.docx
- 小型软件团队敏捷风险管理:策略、实践与优化路径.docx
- 锦红片在ERCP术后高淀粉酶血症及胰腺炎预防中的临床价值探究.docx
- 法治视角下我国湿地保护的困境与突破.docx
- 从法律基石到多元实践:非物质文化遗产进校园的深度剖析与展望.docx
- 行政决策责任追究制度的法治化进路.docx
- 基于ORACLE的校园一卡通消费系统设计方案.docx
文档评论(0)