微处理器系统结构与嵌入式系统设计PPT.ppt

内存储器系统的设计 3 — 8 译码器真值表（片选无效） C B A /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 0 0 0 H H H H H H H H 0 0 1 H H H H H H H H 0 1 0 H H H H H H H H 0 1 1 H H H H H H H H 1 0 0 H H H H H H H H 1 0 1 H H H H H H H H 1 1 0 H H H H H H H H 1 1 1 H H H H H H H H 内存储器系统的设计 全译码法的应用 《例》（P173页） 由 Z80CPU 与 8KBROM、4KBRAM 构成的计算机系统方框如图5-44所示，用全译码 方式，求出ROM、RAM 在内存储器中的地址范围。 选用芯片： EPROM2732（4K?8）、SRAM6116（2K?8） 内存储器系统的设计 芯片存储量与片内地址、数据线 ROM 2732 —— 存储量 4KB =212 B 地址线（12条）A0 ~ A11、数据线D0 ~ D7 RAM 6116 —— 存储量 2KB =211B 地址线（11条）A0 ~ A10、数据线D0 ~ D7 内存储器容量与CPU地址线 存储量12KB 其中ROM 2732为 8KB，用2片2732 RAM 6116 为 4KB，用2片6116 CPU地址线A0 ~ A15 全用 现代计算机中的多级存储器体系结构 寄存器组 特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。 组成：一组彼此独立的Reg，或小规模半导体存储器。 RISC：设置较多Reg，并依靠编译器来使其使用最大化。 Cache 高速小容量(几十千到几兆字节)； 借助硬件管理对程序员透明； 命中率与失效率； 主（内）存 编址方式：字节编址 信息存放方式：大/小端系统、对齐方式 辅（外）存 信息以文件(file)的形式存放，按块为单位进行存取。 虚拟存储技术 * * /54 Cache技术和虚拟存储器技术 相同点： 以存储器访问的局部性为基础； 采用的调度策略类似； 对用户都是透明的； 不同点： 划分的信息块的长度不同； Cache技术由硬件实现，而虚拟存储器由OS的存储管理软件辅助硬件实现； */42 Cache块：8～64字节 虚拟存储器块：512～几十K个字节 * * /54 * * /54 小端格式(small endianness)： 高字节存放于存储器的高地址单元; 不同宽度数据的存储方式 按整数边界对齐存储可以保证访存指令的速度 按任意边界对齐存储可以保证存储空间的利用 * * /54 内存储器系统的设计 芯片存储容量（N — 字线、M — 位线） 系统存储空间与芯片数 （T — 芯片数） 系统存储空间与存储器芯片 N×M （单位bit） N×M /8 （单位Byte） T = 总容量（Byte）/（ N×M ）/ 8（bit ） 注：地址线与字线的关系：字线 = 2地址线 例: 用2114 SRAM 组成 4KB 系统 RAM 单片容量 = N×M = 1024 * 4= 4Kb= 0.5KB 所需片数 = 4KB / 0.5KB = 8 片 内存储器系统的设计 存储器设计时应考虑的几个问题 存储芯片的选用 存储器与CPU的连接 地址的分配 片选控制 内存储器系统的设计 存储器芯片的选择 芯片类型及容量选择 根据计算机存储系统容量选择芯片型号 根据存储系统需求选择 ROM、RAM容量 根据存储系统特点选择 EPROM、EEPROM、SRAM、DRAM PC机中： ROM —— 存储监控程序（BIOS） RAM —— 存储应用程序及数据 单片机中： ROM —— 存储控制程序 RAM —— 存放数据 根据计算机系统对功耗的要求选择存储芯片 存储芯片的功耗和价格有关 芯片功耗选择 根据 CPU 读写速度选择合理的存储芯片 存储芯片的读写速度和价格有关 芯片速度选择 内存储器系统的设计 内存储器系统的设计 例如：PC/XT机内存储器系统的配置 RAM 区 ROM 区 主板上的 25