课程设计---智力竞赛抢答器设计.docx

课程设计---智力竞赛抢答器设计.docx

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
智力竞赛抢答器设计1 技术指标 设计一个四组抢答器,有人抢答时,蜂鸣器发声,同时优先抢答者对应的指示灯亮,而后抢答者对应的指示灯不亮。主持人具有将抢答器复原的功能。2 设计方案及其比较2.1 方案一图1.1 用CC4042实现的四位抢答器电路图工作原理: 主持人按下复位开关S,使与非门G2输出为1,此时时钟E0=1,故芯片处于信号0D~3D状态,当A~D中有一按钮先按下,例如A先按下,则O0=D0=1,O0’=0,对应的二极管亮,蜂鸣器响,同时,与非门G1输出高电平,G2输出低电平,则CP=0。E0由”1”变”0”,处下降沿,第一信号被锁存,其他按钮按下也不起作用。主持人清零,进行下一轮抢答。所用器件引脚图及功能E0时钟输入端E1时钟方式控制端D0~D3数据输入端O0~O3原码数据输出端O’0~O’3反码数据输出端图1.2 CC4042锁存器引脚图H 高电平L低电平↑低到高电平跳变↓高到低电平跳变X任意表1 CC4042锁存器功能表输入输出E0E1DOO’LLddd’↑LX锁存HHddd’↓HX锁存功能:CC4042包含四个锁存器电路。输入的数据在由E1选择的E0电平期间传送至O和O’输出端,当E1=0,在0E0电平期间传送,当E1=0,在0E0电平期间传送。当E0电平转换时,输入端数据在此期间保持在输出端。VDD正电源VSS 地I1~I8数据输入端O1,O2 数据输出端逻辑表达式 Y=图1.3 CC4012 四输入正向逻辑与非门2.2 方案二图2.1 用4D触发器所设计的4位抢答器电路图工作原理:主持人用K端清零后,开始抢答。选手按下A~D任一个开关,例如,按下A开关,则1Q输出高电平,对应的二极管亮,蜂鸣器响。同时,1Q’输出低电平,则与门G1输出低电平,与非门G2输出,使CLK处于高电平,触发器停止工作,其他选手若按下开关也不会起作用。主持人清零,进行下一轮抢答。所用器件引脚图及功能VCC 正电源GND地CLK 时钟输入端CLR’清零端1D~4D 输入端1Q~4Q输出端1Q’~4Q’反相输出端图2.2 74ls175 四D边沿触发器引脚图H 高电平L低电平↑低到高电平跳变X任意Q0 规定的稳态输入条件建立前Q的电平Q0’规定的补码稳态输入条件建立前Q’的电平或Q0的补码表2 74ls174四D边沿触发器功能表输入输出CLR’CLKDQQ’LXXLHH↑HHLH↑LLHHLXQ0Q0’功能:CLR为清零端,低电平有效。当CLR为高电平时,在时钟CLK上升沿作用下,Q与数据端D相一致,当CLK为高电平或低电平时,D对Q没有影响。VCC 正电源GND地1A~1D数据输入端2A~2D数据输出端1Y,2Y数据输出端逻辑表达式 Y=A·B·C·D图2.3 74ls21两组四输入与门引脚图VCC 正电源GND地1A~4D数据输入端1Y~4Y数据输出端逻辑表达式 Y=图2.4 74ls00二输入四与非门引脚图2.3 方案三工作原理:主持人用S端清零后,RS触发器的端均为0,4个触发器输出端1Q~4Q置”0”,灯不亮。当主持人将S断开时,抢答器处于等待开始状态。当有选手将A~D任一端按下时,例如按下D,74ls148的输出经RS锁存后,1Q=1,E1=1,74ls148处于禁止工作状态,封锁了其他键的输入,保证了抢答键的优先性,此时,4Q3Q2Q输出100,灯L4亮,蜂鸣器响。主持人清零,继续下一轮抢答。所用器材及功能VCC 正电源GND地E1 输入使能端E0 输出使能端GS 优先编码状态标志0~7 数据输入端A0~A2 数据输出端图3.2 74ls148优先编码器引脚图表3 74ls148优先编码器功能表输入输出E101234567A0A1A2GSE0HXXXXXXXXHHHHHLHHHHHHHHHHHHLLXXXXXXXLLLLLHLXXXXXXLHLLHLHLXXXXXLHHLHLLHLXXXXLHHHLHHLHLXXXLHHHHHLLLHLXXLHHHHHHLHLHLXLHHHHHHHHLLHLLHHHHHHHHHHLH功能:当E1=1时,不论8个输入端何种状态,3个数据输出端均为高电平,编码器处于非工作状态。当E1=0时,编码器工作,输入优先级别的次序为7,6,……,0。输入有效信号为低电平,当某一输入端有低电平输入,且比它优先级别搞的输入端无低电平输入时,输出端才输出相对应的输入端的代码。VCC 正电源GND地1S’~4S’置位端1R’~4R’复位端1Q~4Q 输出端图3.4 74ls279锁存器引脚图 表4 74ls279锁存器功能表H 高电平L低电平Q输出Q0 输出的上一状态输入输出S’R’QLLHLHHHLLHHQ0VCC 正电源GND地1A~4D数据输入端1Y~4Y数据输出端逻辑表达式 Y=图3.4 74ls00二输入

文档评论(0)

li455504605 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档